[发明专利]用于修改与卸载的指令关联的地址、数据或程序代码的设备和方法

说明书

用于修改与卸载的指令关联的地址、数据或程序代码的设备和方法。处理器的一个实施例包括：多个核；耦合该多个核的互连；以及卸载电路，所述卸载电路用来在没有操作系统（OS）干预的情况下将工作从该多个核中的第一核转移到该多个核中的第二核，该工作包括多个指令；第二核包括转译器，所述转译器用来将与该多个指令中的第一指令关联的信息从在第一核上可使用的第一格式转译成在第二核上可使用的第二格式；第二核的获取、解码和执行电路用来获取、解码和/或执行使用第二格式的第一指令。

技术领域

本发明一般涉及计算机处理器和软件的领域。更特别地，本发明涉及用于在包括同构处理单元和异构处理单元的处理单元之间卸载工作的方法和设备。

背景技术

有时核或其它类型的处理元件不是完全计算受限的（compute-constrained）或存储器受限的（memory-constrained）。也就是说，核或处理元件具有能够处理额外的工作的可用处理资源。在这些情况中，处理周期经常被浪费。另外，在一些实例中，通过第一类型的处理元件（例如，CPU核）而不是第二类型的处理元件（例如，GPU计算引擎）来完成工作可以是更具功率效率的。

附图说明

结合以下附图从以下详细描述中能够获得本发明的更好理解，附图中：

图1A和1B是图示了根据本发明的实施例的通用向量友好指令格式及其指令模板的框图；

图2A-C是图示了根据本发明的实施例的示例性VEX指令格式的框图；

图3是根据本发明的一个实施例的寄存器架构的框图；以及

图4A是图示了根据本发明的实施例的示例性有序获取（fetch）、解码、引退（retire）流水线以及示例性寄存器重命名、乱序发布（issue）/执行流水线两者的框图；

图4B是图示了根据本发明的实施例的要被包括在处理器中的示例性寄存器重命名、乱序发布/执行架构核以及有序获取、解码、引退核的示例性实施例两者的框图；

图5A是单个处理器核连同它到管芯上互连网络的连接的框图；

图5B图示了根据本发明的实施例的图5A中的处理器核的一部分的扩展视图；

图6是根据本发明的实施例的带有集成存储器控制器和图形元件（graphics）的多核处理器以及单核处理器的框图；

图7图示了根据本发明的一个实施例的系统的框图；

图8图示了根据本发明的实施例的第二系统的框图；

图9图示了根据本发明的实施例的第三系统的框图；

图10图示了根据本发明的实施例的芯片上系统（SoC）的框图；

图11图示了根据本发明的实施例对照使用软件指令转换器来将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图；

图12A-D图示了卸载指令的不同实现；

图13图示了本发明的实施例的可在其上被实现的示例处理器架构；

图14A图示了用于插入提示的架构的一个实施例；

图14B图示了用于确定是否和在何处插入卸载提示的方法的一个实施例；

图15A图示了用于实现探听指令（snoop instruction）的方法的一个实施例；

图15B图示了用于实现通告指令（advertisement instruction）的方法的一个实施例；

图16图示了用于实现开始卸载指令的方法的一个实施例；

图17图示了用于处置故障状态的本发明的一个实施例；