[发明专利]用于具有完全相同电路块阵列的向量处理器架构的设备、方法和系统

说明书

描述了涉及具有相同电路块阵列的向量处理器架构的系统、方法和设备。在一个实施例中，处理器包括：单个集中式电路，其包括指令解码器和控制器；以及多个电路片，每个电路片包括算术逻辑单元、乘法器、寄存器堆、本地存储器、相同的多个逻辑电路以及其间的打包数据数据路径，其中每个电路片包括提供从其他电路片中标识电路片的唯一标识值的物理端口，并且控制器用于向多个电路片广播相同的配置值以使第一电路片基于其唯一标识值和配置值来启用第一电路片的第一逻辑电路并启用第一电路片的第二逻辑电路，并且使第二电路片基于其唯一标识值和配置值来启用第二电路片的相同的第一逻辑电路并禁用第二电路片的相同的第二逻辑电路。

技术领域

本公开一般涉及电子设备，并且更具体地，本公开的实施例涉及用于实现具有完全相同（identical）电路块阵列的向量处理器架构的电路。

背景技术

处理器或处理器的集合执行来自指令集（例如，指令集架构（ISA））的指令。指令集是计算机架构中与编程相关的部分，并且一般包括原生（native）数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处置以及外部输入和输出（I/O）。应注意，本文中的术语“指令”可指代宏指令（例如，提供到处理器以供执行的指令）或微指令，例如由处理器的解码器解码宏指令而产生的指令。

附图说明

本公开通过示例的方式示出，并且不限于附图中的图，其中相同的参考标记指示相似的元件，并且其中：

图1示出了根据本公开的实施例、包括具有多个电路片（circuits slices）并且耦合到系统存储器的硬件处理器的系统。

图2示出了根据本公开的实施例的启用/禁用电路。

图3示出了根据本公开的实施例的一行Benes网络电路的电路片架构。

图4示出了根据本公开的实施例形成Benes网络电路的来自图3的多个电路片。

图5示出了根据本公开的实施例的Benes网络电路的数据路径的逻辑视图。

图6示出了根据本公开的实施例的具有多个电路片的硬件处理器。

图7示出了根据本公开的实施例的流程图。

图8A是示出根据本公开的实施例的通用向量友好指令格式及其A类指令模板的框图。

图8B是示出根据本公开的实施例的通用向量友好指令格式及其B类指令模板的框图。

图9A是示出根据本公开的实施例、图8A和8B中的通用向量友好指令格式的字段的框图。

图9B是示出根据本公开的一个实施例、图9A中的特定向量友好指令格式的字段的框图，所述字段构成全操作码字段。

图9C是示出根据本公开的一个实施例、图9A中的特定向量友好指令格式的字段的框图，所述字段构成寄存器索引字段。

图9D是示出根据本公开的一个实施例、图9A中的特定向量友好指令格式的字段的框图，所述字段构成扩增操作字段850。

图10是根据本公开的一个实施例的寄存器架构的框图。

图11A是示出根据本公开的实施例的示例性有序流水线和示例性寄存器重命名、乱序发布/执行流水线两者的框图。

图11B是示出根据本公开的实施例要被包括在处理器中的有序架构核的示例性实施例和示例性寄存器重命名、乱序发布/执行架构核两者的框图。

图12A是根据本公开的实施例的单个处理器核连同其到管芯上互连网络的连接以及连同其2级（L2）高速缓存的本地子集的框图。

图12B是根据本公开的实施例图12A中的处理器核的一部分的展开图。