[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：衬底，衬底包括第一区域，第一区域沿纵向包括相邻接第一纵区和第二纵区；沟道体，位于衬底上，沟道体沿纵向延伸，且沟道体沿纵向包括第一沟道部件和第二沟道部件，第一沟道部件的横向宽度大于第二沟道部件的横向宽度，横向与纵向垂直，在第一区域中，第一沟道部件位于第一纵区，第二沟道部件位于第二纵区；第一栅极结构，横跨第一沟道部件；第二栅极结构，横跨第二沟道部件。本发明实施例通过增大第一沟道部件的横向宽度的方式，使得下拉晶体管中载流子迁移率得到提高的同时，有利于提高半导体结构的表面利用率，相应提高半导体结构的集成度。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在目前的半导体产业中，集成电路产品主要可分为三大类型：逻辑、存储器和模拟电路，其中存储器件在集成电路产品中占了相当大的比例。随着半导体技术发展，对存储器件进行更为广泛的应用，需要将所述存储器件与其他器件区同时形成在一个芯片上，以形成嵌入式半导体存储装置。例如将所述存储器件内嵌置于中央处理器，则需要使得所述存储器件与嵌入的中央处理器平台进行兼容，并且保持原有的存储器件的规格及对应的电学性能。

一般地，需要将所述存储器件与嵌入的标准逻辑装置进行兼容。对于嵌入式半导体器件来说，其通常分为逻辑区和存储区，逻辑区通常包括逻辑器件，存储区则包括存储器件。随着存储技术的发展，出现了各种类型的半导体存储器，例如静态随机随机存储器(SRAM，Static Random Access Memory)、动态随机存储器(DRAM，Dynamic Random AccessMemory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically Erasable Programmable Read-Only)和闪存(Flash)。由于静态随机存储器具有低功耗和较快工作速度等优点，使得静态随机存储器及其形成方法受到越来越多的关注。

然而，现有技术所形成半导体器件中静态随机存储器的性能有待进一步提高，使得半导体器件的整体性能较差。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升器件的电学性能。

为解决上述问题，本发明实施例提供一种半导体结构，包括：衬底，所述衬底包括第一区域，所述第一区域沿纵向包括相邻接的第一纵区和第二纵区，所述第一纵区用于形成下拉晶体管，所述第二纵区用于形成传输门晶体管；沟道体，位于所述衬底上，所述沟道体沿所述纵向延伸，且所述沟道体沿所述纵向包括第一沟道部件和第二沟道部件，所述第一沟道部件的横向宽度大于所述第二沟道部件的横向宽度，所述横向与所述纵向垂直，在所述第一区域中，所述第一沟道部件位于所述第一纵区，所述第二沟道部件位于所述第二纵区；第一栅极结构，横跨所述第一沟道部件，且覆盖所述第一沟道部件的部分顶壁和部分侧壁；第二栅极结构，横跨所述第二沟道部件，且覆盖所述第二沟道部件的部分顶壁和部分侧壁。

相应的，本发明实施例还提供一种半导体结构的形成方法，包括：提供基底以及位于所述基底上的沟道膜，所述基底包括第一区域，所述第一区域沿纵向包括相邻接的第一纵区和第二纵区，所述第一纵区用于形成下拉晶体管，所述第二纵区用于形成传输门晶体管；刻蚀所述沟道膜，形成位于所述第一区域的所述基底上的沟道结构，所述沟道结构沿所述纵向延伸，且所述沟道结构沿所述纵向包括沟道结构第一部分和沟道结构第二部分，所述沟道结构第一部分的横向宽度大于所述沟道结构第二部分的横向宽度，所述横向与所述纵向垂直，在所述第一区域中，所述沟道结构第一部分位于所述第一纵区，所述沟道结构第二部分位于所述第二纵区；形成横跨所述沟道结构第一部分的第一栅极层，所述第一栅极层覆盖所述沟道结构第一部分的部分顶壁和部分侧壁；形成横跨所述沟道结构第二部分的第二栅极层，所述第二栅极层覆盖所述沟道结构第二部分的部分顶壁和部分侧壁。

与现有技术相比，本发明实施例的技术方案具有以下优点：