[发明专利]基于延时链的阵列数据调度平衡电压调节电路及方法

权利要求书

1.基于延时链的阵列数据调度平衡电压调节电路及方法，其特征在于，包括计算阵列、存储器、阵列数据调度平衡电压调节评估模块和基于延时链的调节电压模块，增加的阵列数据调度平衡电压调节评估模块和基于延时链的调节电压模块评估计算阵列的计算规模和存储器的读取规模动态地选择计算阵列和存储器的工作电压，起到在满足工作性能的时候降低功耗。

2.根据权利要求1所述的基于延时链的阵列数据调度平衡电压调节电路及方法，其特征在于，所述的阵列数据调度平衡电压调节评估模块将读取计算阵列的计算规模和存储器的数据读取规模，判断是否有调节电压的必要性，将需要调节的电压输入基于延时链的调节电压模块，例如，在卷积层运算时存在不同尺寸和步长的卷积核运算，步长参数较小时，当步长参数较小时，数据吞吐量低，选取0.8V电压作为存储器的工作电压，在步长较大需要更新数据较多时，阵列数据吞吐量高，计算阵列工作电压采取1.1V，此外还有0.9V等几个电压可供调节使用，此外在不同使用场景下，也可以进行宽电压动态调节，当用户实时性要求高时，存储器工作电压较高；当处于低功耗应用场景下，存储器工作电压调低，阵列数据调度平衡电压调节评估模块可以根据用户需要进行灵活的动态调节，提高用户体验。

3.根据权利要求1所述的基于延时链的阵列数据调度平衡电压调节电路及方法，其特征在于，所述的基于延时链的调节电压模块由延时链、移位寄存器和PMOS和NMOS阵列组组成，开始时参考电压V_ref被预充电到VDD，延时链1和2中每一个缓冲器的单元延时相等，接着，由于用来控制移位寄存器的ENABLE信号其脉冲宽度由延时链的长度决定，且延时链2的缓冲器个数大于延时链1，所以信号ENABLE2的脉冲宽度大于信号ENABLE1的脉冲宽度，而ENABLE信号的脉冲越宽，移位寄存器输出比特数越多，因此导通的NMOS数量大于导通的PMOS数量，也就是由NMOS开关控制的放电电流大于通过PMOS的充电电流，因此V_ref下降，然后，随着V_ref的下降，延时链1的延时逐渐增大，导致信号ENABLE1的脉冲宽度增加，通过移位寄存器和PMOS开关增大充电电流，直到充电电流等于放电电流，参考电压将达到恒定值。

4.基于延时链的阵列数据调度平衡电压调节电路及方法，其特征在于，所述的基于延时链的阵列数据调度平衡电压电路及方法，具体包括计算阵列、存储器、阵列数据调度平衡电压调节评估模块和基于延时链的调节电压模块；所述的基于延时链的阵列数据调度平衡电压调节电路及方法具体步骤如下：

101、阵列数据调度平衡电压调节评估模块将读取计算阵列的计算模块和存储器的读写规模，具体电压调节判断流程如下：创建数据访存地址关系用于存储如网络数据及卷积核规模；再启动调节thread_func，判断网络中规模参数是否有效及其需要调节的电压是否有必要；将判断后必要的电压传输到基于延时链的调节电压模块；

102、基于延时链的调节电压模块将阵列数据调度平衡电压调节评估模块输出的计算阵列电压和存储器电压通过不同的延时链输出不同的频率的使能信号，在不同频率的使能信号下，寄存器存储的比特数不同，不同的比特数影响PMOS和NMOS组的开启比例；根据PMOS和NMOS不同的开启比例将输出不用的电压；

103、基于延时链的调节电压模块输出的计算阵列电压和存储器电压，作用于计算阵列和存储器；当计算阵列和存储器都工作在合适的工作电压下，能够保证电路的工作性能同时能够合理的控制电路的功耗。