[发明专利]具有定时修正电路的集成电路和相关定时修正单元

权利要求书

1.一种集成电路，其特征在于，该集成电路包括：

路径逻辑，耦接在第一电路的输出引脚和第二电路的输入引脚之间；以及

定时修正电路，具有耦接到所述路径逻辑的输入引脚，并且被布置为调整所述路径逻辑的传播延迟，其中，所述定时修正电路在正常操作下不引入短路电流。

2.如权利要求1所述的集成电路，其特征在于，所述定时修正电路不具有输出引脚。

3.如权利要求1所述的集成电路，其特征在于，所述定时修正电路包括：

至少一个电容器，每个电容器具有第一板和第二板，其中，所述定时修正电路的所述输入引脚耦接到所述至少一个电容器的所述第一板，并且所述至少一个电容器的所述第二板耦接到一个电源轨。

4.如权利要求3所述的集成电路，其特征在于，所述定时修正电路包括第一电容器和第二电容器，所述定时修正电路的输入引脚耦接到所述第一电容器的所述第一板和所述第二电容器的所述第一板，所述第一电容器的所述第二板耦接到第一电源轨，所述第二电容器的所述第二板耦接到第二电源轨，并且所述第一电源轨和所述第二电源轨提供不同的参考电压。

5.如权利要求4所述的集成电路，其特征在于，所述第一电容器是第一金属氧化物半导体电容器，包括：

第一金属氧化物半导体晶体管，具有控制端子、第一连接端子和第二连接端子；并且

所述第二电容器是第二金属氧化物半导体电容器，包括：

第二金属氧化物半导体晶体管，具有控制端子、第一连接端子和第二连接端子；

其中，所述第一金属氧化物半导体晶体管的所述第一连接端子和所述第二连接端子均不耦接到所述第二金属氧化物半导体晶体管的所述第一连接端子和所述第二连接端子中的任一个。

6.如权利要求3所述的集成电路，其特征在于，所述至少一个电容器是金属氧化物半导体电容器，包括：

金属氧化物半导体晶体管，具有控制端子、第一连接端子和第二连接端子，其中，所述控制端子耦接到所述定时修正电路的所述输入引脚，并且所述第一连接端子和所述第二连接端子都耦接到所述一个电源轨。

7.如权利要求3所述的集成电路，其特征在于，所述至少一个电容器是金属氧化物半导体电容器，包括：

金属氧化物半导体晶体管，具有控制端子、第一连接端子和第二连接端子，其中，栅极端子耦接到所述定时修正电路的所述输入引脚，所述第一连接端子耦接到所述一个电源轨，并且所述第二连接端子是浮置的。

8.如权利要求3所述的集成电路，其特征在于，所述至少一个电容器是金属层电容器。

9.如权利要求3所述的集成电路，其特征在于，所述至少一个电容器是具有虚设金属氧化物半导体晶体管的金属层电容器，其中，所述虚设金属氧化物半导体晶体管具有浮置的控制端子和两个浮置的连接端子。

10.如权利要求1所述的集成电路，其特征在于，所述第一电路和所述第二电路中的每一个是触发器，并且所述路径逻辑是数据路径逻辑。

11.一种存储程序代码的非暂时性存储装置，其特征在于，当由处理器加载并执行时，所述程序代码指示处理器执行以下步骤：

利用包括第一定时修正单元和第二定时修正单元的单元库，其中，所述第一定时修正单元表示在正常操作下引入短路电流的第一定时修正电路，并且所述第二定时修正单元表示在正常操作下不引入短路电流的第二定时修正电路；以及

执行单元调换命令以使用至少一个第二定时修正单元替换集成电路布局设计中的至少一个第一定时修正单元。

12.如权利要求11所述的非暂时性存储装置，其特征在于，所述第一定时修正单元具有输入引脚和输出引脚，并且所述第二定时修正单元具有输入引脚但没有输出引脚。