[发明专利]一种半导体器件及其制备方法

说明书

本发明公开一种半导体器件及其制备方法，属于集成电路技术领域。本发明的半导体器件包括：衬底；源极，形成于所述衬底中的一侧；漏极，形成于所述衬底中相对于所述源极的另一侧；栅极，其形成于所述衬底表面；第一隔离结构，其位于所述栅极邻近所述漏极的一侧，且由所述栅极中向下延伸至所述衬底中；第二隔离结构，其位于所述第一隔离结构邻近所述漏极的一侧，且由所述栅极中向下延伸至所述衬底中；所述第一隔离结构的深度与所述第一隔离结构的深度不相同。本发明在保证半导体器件的耐压性的同时，降低该区域的阻值，从而提高其饱和电流。

技术领域

本发明属于集成电路技术领域，特别是涉及一种半导体器件及其制备方法。

背景技术

功率半导体器件在电力电子行业有着非常广泛的应用，是电子产品的基础元器件之一，在产业电子化升级过程中，越来越得到重视与应用。近年来，万物互联的呼声越来越高，以汽车、高铁为代表的交通工具，以光伏、风电为代表的新能源领域，以手机为代表的通信设备，以电视机、洗衣机、空调、冰箱为代表的消费级产品，都在不断提高电子化水平，其中又以新能源汽车的高度电子化最为引人注目，与此同时，工业、电网等传统行业也在加速电子化进程，几乎全行业的电子化发展，势必大大增加了对功率半导体器件的需求。

高压器件是高压功率集成电路中常采用的功率半导体器件，为了满足耐高压需求，可以采用在栅极下埋入隔离结构即在漂移区采用沟槽隔离技术来增大高压器件的击穿电压。虽然这种方法可以提高高压器件的耐压程度，但是隔离结构的加入会加大导通电阻，使饱和电流减少，从而降低高压器件的性能。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，解决了现有的半导体器件在漂移区采用沟槽隔离技术来增大击穿电压的同时带来的导通电阻大，高压器件的性能降低的问题。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种半导体器件，其包括：

衬底；

源极，形成于所述衬底中的一侧；

漏极，形成于所述衬底中相对于所述源极的另一侧；

栅极，其形成于所述衬底表面；

第一隔离结构，其位于所述栅极邻近所述漏极的一侧，且由所述栅极中向下延伸至所述衬底中；

第二隔离结构，其位于所述第一隔离结构邻近所述漏极的一侧，且由所述栅极中向下延伸至所述衬底中；

所述第一隔离结构的深度与所述第一隔离结构的深度不相同。

在本发明的一个实施例中，所述第一隔离结构的深度大于所述第一隔离结构的深度。

在本发明的一个实施例中，所述第一隔离结构的深度大于所述第一隔离结构的深度。

在本发明的一个实施例中，所述第一隔离结构与所述第二隔离结构之间存在一第一预设间距。

在本发明的一个实施例中，所述第一预设间距为0-0.12μm。

在本发明的一个实施例中，所述第一隔离结构的深度为所述第二隔离结构深度的1/3倍-2/3倍。

在本发明的一个实施例中，所述第一隔离结构的深度为

在本发明的一个实施例中，所述第一隔离结构与所述第二隔离结构宽度之和为0.15-0.3μm。

在本发明的一个实施例中，所述栅极覆盖部分所述第二隔离结构。

本发明提供一种半导体器件的制备方法，其至少包括以下步骤：

提供一衬底；

通过第一次刻蚀在所述衬底中形成第一沟槽和第二沟槽；