[发明专利]用于具有高精度和高密度的基于EMIB的基板的新型无芯架构和处理策略

权利要求书

1.一种半导体封装，包括：

多个导电层，所述多个导电层在封装基板之上，其中，所述多个导电层包括所述封装基板中的第一导电层和第一级互连(FLI)；

阻焊剂，所述阻焊剂围绕所述FLI，其中，所述阻焊剂具有的顶表面与所述FLI的多个顶表面基本上共面；

桥，所述桥用多个焊料球直接耦合到所述第一导电层，其中，所述第一导电层耦合到所述FLI；以及

电介质，所述电介质在所述封装基板的所述多个导电层、所述桥和所述阻焊剂之上。

2.根据权利要求1所述的半导体封装，其中，所述桥是嵌入式多管芯互连桥(EMIB)。

3.根据权利要求1或2所述的半导体封装，其中，所述第一导电层包括多个第一导电焊盘和多个第二导电焊盘，并且其中，所述FLI包括多个第一导电过孔、多个第二导电过孔、多个扩散层以及多个第三导电焊盘。

4.根据权利要求3所述的半导体封装，其中，所述多个第一导电焊盘用所述多个第一导电过孔和所述多个扩散层耦合到所述多个第三导电焊盘，其中，所述多个第二导电焊盘用所述多个第二导电过孔和所述多个扩散层耦合到所述多个第三导电焊盘，其中，所述多个扩散层在所述多个第三导电焊盘与所述多个第一导电过孔和所述多个第二导电过孔之间，其中，所述多个第一导电过孔和所述多个第二导电过孔具有顶表面和与所述顶表面相对的底表面，并且其中，所述多个第一导电过孔和所述多个第二导电过孔的所述顶表面直接耦合到所述多个扩散层。

5.根据权利要求4所述的半导体封装，其中，所述多个第一导电过孔和所述多个第二导电过孔的所述顶表面具有的宽度小于所述多个第一导电过孔和所述多个第二导电过孔的所述底表面的宽度。

6.根据权利要求3所述的半导体封装，其中，所述FLI的所述多个顶表面是所述多个第三导电焊盘的顶表面，并且其中，所述多个第一导电焊盘和所述多个第二导电焊盘在所述阻焊剂上。

7.根据权利要求3所述的半导体封装，还包括：

导电环层，所述导电环层在所述阻焊剂上，其中，所述导电环层围绕所述多个第一导电焊盘；

多个导电焊盘，所述多个导电焊盘在所述桥的底表面上，其中，所述桥的所述底表面与所述桥的顶表面相对，并且其中，所述桥的所述多个导电焊盘用多个焊料凸块直接耦合到所述第一导电层的所述多个第一导电焊盘；以及

包封层，所述包封层围绕所述多个第一导电焊盘、所述多个焊料凸块、所述导电环层的一部分和所述桥的一部分。

8.根据权利要求7所述的半导体封装，其中，所述多个第一导电过孔具有的厚度基本上等于所述多个第二导电过孔的厚度，其中，所述导电环层具有的厚度基本上等于所述多个第一导电焊盘和所述多个第二导电焊盘的厚度，并且其中，所述多个第一导电焊盘具有的宽度小于所述多个第二导电焊盘的宽度。

9.根据权利要求7所述的半导体封装，其中，所述电介质在所述桥的所述顶表面和所述多个导电层中的第三导电层之间，并且围绕所述桥的所述顶表面和所述多个导电层中的所述第三导电层，其中，所述导电环层包括一种或多种导电材料，其中，所述一种或多种导电材料包括铜、氧化锌、氧化铁或氧化铜，其中，当所述导电环层是铜环层时，所述桥用穿硅过孔(TSV)或所述FLI的导电层耦合到电源，其中，所述FLI的所述导电层在所述多个第一导电过孔中的一个或多个上，并且耦合到所述多个第一导电过孔中的所述一个或多个，并且其中，所述TSV将所述第三导电层耦合到所述桥的所述多个导电焊盘。