[发明专利]多通道时钟发生装置

说明书

本发明公开了一种多通道时钟发生装置，至少包括配置单元、高频时钟生成器、同步时钟发生器和多通道输出单元，其中，配置单元与高频时钟生成器和同步时钟发生器相连接，用于接收配置指令以配置时钟发生装置的运行参数和工作模式；高频时钟生成器用于产生高频时钟；同步时钟发生器用于根据高频时钟生成器输出的高频时钟作为倍频源产生同步时钟；多通道输出单元用于将高频时钟和同步时钟进行通道扩展后输出给目标设备；高频时钟生成器采用ADF4355芯片，同步时钟发生器采用LTC6952芯片。本发明采用ADF4355芯片和高频功分器组合的方式设计了4路最高6.8GHz频率输出，从而简化分路设计。

技术领域

本发明涉及信号处理领域，尤其涉及一种涉及应用于JESD接口同步输出的时钟发生装置。

背景技术

目前JESD接口已经成为高速设备，比如AD、DA等芯片的主要数据输入输出接口，且因其单通道输出采用差分形式，仅2根线情况下，能够实现最高12.8Gb/s的数据速度。但其时钟输入同步要求时序极高，本发明主要为其系统公开一种多通道同步时钟输出装置及方法。

通常JESD单通道设备需要至少两路时钟信号，一路高频时钟信号，用于芯片内核以及其他模块的时钟供应，另一路低频同步时钟，主要为JESD数据传输提供同步信号。目前常见的JESD同步时钟设计仅限于单通道设备需求，且输出主频率不高，同步时钟仅能输出至与主频率相连的设备，无法再将同步信号输送至主控中心或其他设备。

故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。

发明内容

有鉴于此，确有必要提供具有多路输出，主频率最高可达6.8GHz，具有精确延时功能的同步时钟输出装置。

为了解决现有技术存在的技术问题，本发明的技术方案如下：

多通道时钟发生装置，其特征在于，所述时钟发生装置至少包括配置单元、高频时钟生成器、同步时钟发生器和多通道输出单元，其中，

所述配置单元与所述高频时钟生成器和同步时钟发生器相连接，用于接收配置指令以配置时钟发生装置的运行参数和工作模式；

所述高频时钟生成器与高频晶振和同步时钟发生器相连接，用于产生高频时钟；

所述同步时钟发生器与高频晶振、低频晶振和高频时钟生成器相连接，用于根据所述高频时钟生成器输出的高频时钟作为倍频源产生同步时钟；

所述多通道输出单元用于将所述高频时钟和同步时钟进行通道扩展后输出给目标设备；

所述高频时钟生成器采用ADF4355芯片，所述同步时钟发生器采用LTC6952芯片。

作为进一步的改进方案，所述多通道输出单元至少包括多个巴伦、高频功分器和功分电路，所述高频功分器用于高频时钟的通道扩展；所述功分电路用于低频时钟的通道扩展。

作为进一步的改进方案，所述时钟发生装置至少被配置为高精度工作模式或普通工作模式。

作为进一步的改进方案，所述时钟发生装置还包括切换电路，所述切换电路用于根据控制指令切换ADF4355芯片的输入REF时钟选择接通晶振组的低频晶振还是LTC6952芯片第8通道输出时钟；当时钟发生装置被配置为高精度工作模式时，LTC6952芯片将使用高频晶振，并且独占低频晶振，所述切换电路接通ADF4355芯片的REF输入与LTC6952芯片第8通道的输出时钟；当时钟发生装置被配置为普通度工作模式时，所述切换电路控制ADF4355芯片的输入REF时钟选择接通低频晶振。

作为进一步的改进方案，所述时钟发生装置还包括MCU，所述配置单元集成设置在MCU中。

作为进一步的改进方案，所述配置指令在上位机中生成并传输至配置单元。