[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中方法包括：提供基底，所述基底表面具有伪栅极结构；分别在所述伪栅极结构两侧的基底内形成源漏开口；在所述源漏开口内形成第一应力层，且所述第一应力层内掺杂有第一离子；在所述第一应力层表面形成初始层，且所述初始层内掺杂有第二离子，所述第一离子和第二离子的导电类型相同；对所述初始层进行氧化处理，使所述初始层形成氧化层。所述方法有利于提高形成的半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的快速发展，促使集成电路中的半导体器件的尺寸不断地缩小，使整个集成电路的运作速度将因此而能有效地提升。

在超大规模集成电路中，通常通过在晶体管上形成应力，从而增大晶体管的载流子迁移率，以增大晶体管的驱动电流。

然而，现有技术形成的半导体器件的性能有待提高。

发明内容

本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高半导体器件的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底表面具有伪栅极结构；分别位于所述伪栅极结构两侧的基底内的源漏开口；位于所述源漏开口内的第一应力层，且所述第一应力层内掺杂有第一离子；位于所述第一应力层表面的氧化层，且所述氧化层内掺杂有第二离子，所述第一离子和第二离子的导电类型相同。

可选的，当所要形成的半导体为P型器件，所述氧化层的材料包括：硅锗氧化物；当所要形成的半导体为N型器件，所述氧化层的材料包括：碳硅氧化物。

可选的，所述第二离子的掺杂浓度小于第一离子的掺杂浓度。

可选的，所述第一离子和第二离子相同或不同。

可选的，所述第一离子和第二离子为N型离子或P型离子；所述N型离子包括磷离子或者砷离子；所述P型离子包括：硼离子、铟离子或者BF2+。

可选的，还包括：位于所述源漏开口侧壁表面和底部表面的第二应力层，所述第一应力层位于所述第二应力层表面且填充满所述源漏开口。

可选的，所述第二应力层内掺杂有第三离子，所述第三离子与第一离子的导电类型相同。

可选的，所述第三离子与第一离子相同或不同；所述第三离子与第二离子相同或不同；所述第三离子的掺杂浓度小于第一离子的掺杂浓度。

可选的，当所要形成的半导体为P型器件，所述第一应力层和第二应力层的材料包括：硅锗；当所述要形成的半导体为N型器件，所述第一应力层和第二应力层的材料包括：碳硅。

可选的，所述氧化层内还掺杂有应力增强离子，当所要形成的半导体为P型器件，包括：锗离子、锑离子或者锡离子；当所要形成的半导体为N型器件，包括：碳离子。

可选的，所述氧化层底部和第一应力层顶部的界面处还掺杂有电阻降低离子，包括：镓离子。

可选的，还包括：位于所述氧化层表面和伪栅极结构侧壁表面的停止阻挡层；位于所述停止阻挡层表面的介质层，且所述介质层顶部表面高于或者齐平于伪栅极结构顶部表面；位于所述介质层、停止阻挡层、氧化层以及第一应力层内的导电插塞，且所述导电插塞的底部位于第一应力层内。

可选的，所述伪栅极结构包括：位于基底表面的伪栅介质层、位于所述伪栅介质层表面的伪栅电极层、以及位于伪栅介质层和伪栅电极层侧壁表面的侧墙。