[发明专利]经由通信接口端子的芯片复位

权利要求书

1.一种集成电路，包括：

通信接口，其被配置为被耦合到通信总线，所述通信接口具有多个端子；以及

输入电路，其具有被耦合到所述多个端子中的第一端子的第一输入，并且具有被耦合到所述多个端子中的第二端子的第二输入，所述输入电路的所述第一输入被配置为接收第一信号，并且所述输入电路的所述第二输入被配置为接收第二信号，其中所述输入电路被配置为在所述通信接口未被选择时基于所述第一信号和所述第二信号在所述输入电路的输出处生成复位信号。

2.根据权利要求1所述的集成电路，其中所述输入电路被配置为：

当所述第一信号在所述第一信号的第一状态中时，使得所述复位信号在所述复位信号的第一状态中；

当所述第二信号在所述第二信号的第一状态中时，使得所述复位信号在所述复位信号的第一状态中；以及

当所述第一信号在所述第一信号的第二状态中至少第一持续时间，并且所述第二信号在所述第二信号的第二状态中时，使得所述复位信号在所述复位信号的第二状态中，其中所述第一信号的所述第一状态与所述第一信号的所述第二状态相反，其中所述第二信号的所述第一状态与所述第二信号的所述第二状态相反，并且其中所述复位信号的所述第一状态与所述复位信号的所述第二状态相反。

3.根据权利要求2所述的集成电路，其中所述第一信号的所述第一状态是高，所述第一信号的所述第二状态是低，所述第二信号的所述第一状态是高，所述第二信号的所述第二状态是低，所述复位信号的所述第一状态是高，并且所述复位信号的所述第二状态是低。

4.根据权利要求2所述的集成电路，其中所述输入电路包括：

延迟电路，其具有被耦合到所述输入电路的所述第一输入的输入；

与门，其具有被耦合到所述延迟电路的输出的第一输入和被耦合到所述输入电路的所述第一输入的第二输入；

反相器，其具有被耦合到所述输入电路的所述第二输入的输入；以及

与非门，其具有被耦合到所述与门的输出的第一输入、被耦合到所述反相器的输出的第二输入、以及被耦合到所述输入电路的所述输出的输出。

5.根据权利要求2所述的集成电路，其中所述第一持续时间比4ns更长。

6.根据权利要求5所述的集成电路，其中所述第一持续时间大约是10ns。

7.根据权利要求1所述的集成电路，其中所述通信接口被配置为基于所述第一信号而可选择。

8.根据权利要求7所述的集成电路，其中所述通信接口被配置为：

当所述第一信号是低时被选择；以及

当所述第一信号是高时不被选择。

9.根据权利要求1所述的集成电路，其中所述通信接口是串行外围接口SPI接口。

10.根据权利要求9所述的集成电路，其中所述SPI接口是单个SPI接口，所述单个SPI接口具有：芯片选择端子、主入从出端子、主出从入端子和SPI时钟端子，并且其中所述输入电路的所述第一输入被耦合到所述芯片选择端子，并且所述输入电路的所述第二输入被耦合到所述主出从入端子。

11.根据权利要求9所述的集成电路，其中所述SPI接口是多路IO SPI接口，所述多路IOSPI接口具有：芯片选择端子、SPI时钟端子，以及多个输入输出端子，并且其中所述输入电路的所述第一输入被耦合到所述芯片选择端子，并且所述输入电路的所述第二输入被耦合到所述多个输入输出端子中的一个输入输出端子。

12.根据权利要求1所述的集成电路，其中所述通信接口是穿行线调试SWD接口。

13.根据权利要求12所述的集成电路，其中所述输入电路的所述第一输入被耦合到所述SWD接口的输入时钟端子，并且所述输入电路的所述第二输入被耦合到所述SWD接口的数据输入和输出端子。