[发明专利]一种测试电路及其构成的集成电路和测试设定方法

权利要求书

1.一种测试电路，应用于带有电源端(VCC)、地端(GND)、输入电压端口IN(1)、输入电压端口IN(2)的集成电路，其特征在于：包括SR锁存器(1)、计数器、串行/并行单元、比较器CMP(1)、比较器CMP(2)，所述SR锁存器(1)输入端分别接所述比较器CMP(1)、比较器CMP(2)；所述比较器CMP(1)、比较器CMP(2)输入端均分别连接电源端(VCC)、输入电压端口IN(1)；所述SR锁存器(1)输出端与所述计数器输入端连接，所述计数器输出端与所述串行/并行单元输入端连接；所述串行/并行单元输出计数信号。

2.根据权利要求1所述的测试电路，其特征在于还包括SR锁存器(2)、比较器CMP(3)，所述比较器CMP(3)输入端分别接电源端(VCC)、输入电压端口IN(2)，所述比较器CMP(3)、比较器CMP(2)输出信号经与门(1)计算后输入所述SR锁存器(2)输入端，所述SR锁存器(2)输出信号与所述串行/并行单元输出信号经与门(2)计算后输出测试信号。

3.一种集成电路测试设定方法，采用权利要求2所述的测试电路，其特征在于，具体包括如下步骤：

步骤一：芯片上电，电源引脚电压从0升到VCC，CHIP_ON对SR锁存器(2)复位，输出TM_OK为低；

步骤二：输入电压端口IN(1)从0升到VCC；

步骤三：输入电压端口IN(2)从0升到VCC+a，比较器CMP(3)输出由低变高；

步骤四：输入电压端口IN(1)从VCC升到VCC+a，比较器CMP(2)输出由低变高，信号经过SR锁存器(1)、计数器、以及串行/并行单元，最终输出TM1由低变成高，进入TM1测试模式，输入电压端口IN(2)由VCC+a降低到0，TM_OK信号被锁住不会改变；

步骤五：输入电压端口IN(1)从VCC+a降到VCC-a，比较器CMP(2)输出由高变低，信号经过SR锁存器(1)，计数器，以及串行/并行单元，最终输出由高变成低，退出TM1测试模式，TM1由高变低；

步骤六：输入电压端口IN(1)从VCC-a升到VCC，再升到VCC+a，比较器CMP(2)输出由低变高，信号经过SR锁存器(1)、计数器、以及串行/并行单元，最终输出TM2由低变成高，进入TM2测试模式。

4.一种集成电路，其特征在于：包括权利要求1-2中任一项所述的测试电路，以及电源端(VCC)、地端(GND)、输入电压端口IN(1)、输入电压端口IN(2)、输出端口。