[发明专利]脉动阵列变速控制方法及可变速脉动阵列微框架系统

权利要求书

1.一种脉动阵列变速控制方法，其特征在于，脉动阵列包括至少两个处理单元；

所述方法包括：

获取所述脉动阵列中所有所述处理单元的待转变精度模式；

确定所有所述待转变精度模式中所述处理单元处理所需时长最长的处理周期，并将其作为所述脉动阵列的下一运行周期；

在所述处理单元的下一实际处理周期后设置数个阻塞周期，以使得所有所述处理单元的下一处理周期的时长与所述脉动阵列的下一运行周期的时长相等；

其中，所述处理单元每处理一个阻塞周期即表示所述处理单元被阻塞一个固定周期，设置的所述阻塞周期个数为自然数。

2.根据权利要求1所述的方法，其特征在于，所述待转变精度模式包括:INT N*INT N模式、INT N*INT 2N模式、INT 2N*INT N模式和INT 2N*INT 2N模式。

3.根据权利要求2所述的方法，其特征在于，若当前所述脉动阵列中所有处理单元的精度模式为INT x*INT y模式，且所述处理单元处理INT x*INT y模式的实际处理周期为n个固定周期；

当所述待转变精度模式均为INT x’*INT y’模式时，所述脉动阵列的下一运行周期为(x’/x)*(y’/y)*n个固定周期，所有所述处理单元的下一处理周期中设置的阻塞周期为零个。

4.根据权利要求2所述的方法，其特征在于，若当前所述脉动阵列中所有处理单元的精度模式为INT x*INT y模式，且所述处理单元处理INT x*INT y模式的实际处理周期为n个固定周期；

当所述待转变精度模式包括INT x’*INT y’模式和INT x”*INT y”模式时，判断n、(x’/x)*(y’/y)*n和(x”/x)*(y”/y)*n的大小；

若n分别大于(x’/x)*(y’/y)*n和(x”/x)*(y”/y)*n，则所述脉动阵列的下一运行周期为n个固定周期，且在所述待转变精度为INT x’*INT y’模式的部分处理单元的下一处理周期中设置n-(x’/x)*(y’/y)*n个阻塞周期，在所述待转变精度为INT x”*INT y”模式的部分处理单元的下一处理周期中设置n-(x”/x)*(y”/y)*n个阻塞周期；

若(x’/x)*(y’/y)*n分别大于n和(x”/x)*(y”/y)*n，则所述脉动阵列的下一运行周期为(x’/x)*(y’/y)*n个固定周期，且在所述待转变精度为INT x’*INT y’模式的部分处理单元的下一处理周期中设置零个阻塞周期，在所述待转变精度为INT x”*INT y”模式的部分处理单元的下一处理周期中设置(x’/x)*(y’/y)*n-(x”/x)*(y”/y)*n个阻塞周期；

若(x”/x)*(y”/y)*n分别大于n和(x’/x)*(y’/y)*n，则所述脉动阵列的下一运行周期为(x”/x)*(y”/y)*n个固定周期，且在所述待转变精度为INT x’*INT y’模式的部分处理单元的下一处理周期中设置(x”/x)*(y”/y)*n-(x’/x)*(y’/y)*n个阻塞周期，在所述待转变精度为INT x”*INT y”模式的部分处理单元的下一处理周期中设置零个阻塞周期。

5.一种可变速脉动阵列微框架系统，其特征在于，包括不少于一个的处理单元组以及通信连接所有所述处理单元组的全局共享缓存模块；

所述处理单元组包括协同控制单元以及分别与所述协同控制单元连接的输入缓存单元、可变速脉动阵列、输出缓存单元、激活单元和预测单元，所述输入缓存单元、可变速脉动阵列、输出缓存单元、激活单元和预测单元依次连接；

所述协同控制单元，用于基于所述预测单元输出的掩码缓存信号以及权利要求1-4中任一项所述脉动阵列变速控制方法生成控制指令，并将所述控制指令发送给所述可变速脉动阵列。

6.根据权利要求5所述的可变速脉动阵列微框架系统，其特征在于，所述输入缓存单元用于从所述全局共享缓存模块获取特征值数据和权重数据，对所述特征值数据进行精度转换，并将精度转化后的特征值数据和权重数据传输给所述可变速脉动阵列。