[发明专利]一种报文离散性可控的标准数字功率源及其应用方法

说明书

本发明公开了一种报文离散性可控的标准数字功率源及其应用方法，标准数字功率源包括主控FPGA模块和光口以太网输出模块，主控FPGA模块中包括用于生成计数值作为种子输出的循环计数器以及用于根据种子生成随机数的随机数生成器，光口以太网输出模块用于基于随机数构成的丢包控制参数生成IEC‑61850报文输出；应用方法包括基于混沌映射的随机序列生成方法和通过光口以太网输出模块控制输出IEC‑61850报文的丢包状态实现概率可控的随机丢包控制。本发明标准数字功率源生成的随机序列信息熵较大、概率可控，报文离散度降低，能够实现对被校验的数字电能表的校验，能较好的模拟实际的异常工况，满足数字化电能表异常通信状态的检测要求。

技术领域

本发明涉及电量计量领域中的数字电能表校验技术，具体涉及一种报文离散性可控的标准数字功率源及其应用方法。

背景技术

数字化电能表是数字化变电站广泛使用的设备，其计量性能的准确性与可靠性是数字化电能计量系统平稳持续发展的重要保障，标准功率源是校验数字化电能表的核心设备，保证其性能可靠，功能完备是全面检测数字化电能表的前提基础。随着智能电网的不断发展，对于设备在异常工况下的要求不断提升，多影响因子校验试验不断增加。标准《GB/T17215.303-2013交流电测量设备特殊要求第三部分：数字化电能表》明确规定数字化电能表的校验项目涉及丢包试验以及异常事件通信试验，这要求数字功率源必须能够产生随机报文数据丢失，且丢包概率可控。

传统数字功率源随机性报文数据丢失的生成方法基于FPGA本身所拥有的特性，通过人为的逻辑编程使得FPGA内部产生竞争冒险，根据该现象的不确定性生成相应的随机序列，以此控制报文数据随机丢失，RS触发器为硬件随机数产生的基本元。如图1所示，当S、R同时为0时，RS触发器输出稳定为当S与R同时置1时，触发器进入亚稳态，输出量Q具有随机性，取决于与非门的瞬时电平及其内部的噪声。故而每当系统需要随机数时，先把S、R同时置0，再将S、R同时置1产生随机数。由于内部电路相互关联，使用竞争冒险等不利条件产生随机数可能会使FPGA的状态机跑飞，且同时利用多个与非门电路增加了FPGA的功耗。此外，FPGA内部的布局布线通过编译已经确定，这种依靠逻辑竞争产生的随机数在时间上的概率分布不均(相关系数大于0.3)，统计上无法认定其具有良好的随机性。有鉴如此，如何满足报文离散度低和概率可控等特点来实现数字电能表校验，已经成为一项亟待解决的关键技术问题。

发明内容

本发明要解决的技术问题：针对现有技术的上述问题，提供一种报文离散性可控的标准数字功率源及其应用方法，本发明生成的随机序列信息熵较大、丢包概率可控，能够报文数据丢失的随机性的要求，能够实现对被校验的数字电能表的校验，能较好的模拟实际的异常工况，满足数字化电能表异常通信状态的检测要求。

为了解决上述技术问题，本发明采用的技术方案为：

一种标准数字功率源，包括主控FPGA模块和光口以太网输出模块，所述主控FPGA模块中包括用于生成计数值作为种子输出的循环计数器以及用于根据种子生成随机数的随机数生成器，所述随机数生成器将随机数作为丢包控制参数输出给光口以太网输出模块，所述光口以太网输出模块用于基于丢包控制参数生成IEC-61850报文输出。

可选地，所述随机数生成器为改进型Logistic映射随机数生成器。

可选地，所述主控模块、光口以太网输出模块之间通过RMII接口相连。

可选地，所述主控FPGA模块和光口以太网输出模块还共同连接有时钟模块，所述时钟模块的输出端分别与主控FPGA模块和光口以太网输出模块的时钟信号输入端相连。

可选地，所述时钟模块为温补晶振时钟模块。

可选地，所述主控FPGA模块还连接有人机交互模块，所述人机交互模块为串口屏，所述串口屏通过RS232接口和主控模块相连。