[发明专利]一种时钟生成电路和时钟生成器

说明书

本发明提供一种时钟生成电路和生成器，首先对第一信号按照参考信号进行相位采样，再进行低通滤波，提取出低频的时钟相位信号；同时对第二信号按照参考信号进行相位采样，再进行带通滤波，提取出中频的时钟相位信号。然后叠加合成低通滤波器输出的时钟相位信号和带通滤波器输出的时钟相位信号，再通过锁相环对合成后的信号进行平滑处理，输出缓变的时钟信号。最后参照长期频率稳定信号对锁相环输出的时钟信号进行相位调整，通过增减相位使得其相位与长期频率稳定信号的相位一致，从而输出高稳时钟信号。本实施例提供的电路实现简单，需要增加元件较少，硬件体积小，成本低。

技术领域

本发明涉及电子电路技术领域，具体涉及一种时钟生成电路和时钟生成器。

背景技术

5G通信具有更快的数据传输速率，更低的响应延迟和更高的吞吐量，是未来网络通信的发展趋势之一，目前运营商和设备商正在紧锣密鼓地进行5G通信网络的部署，并逐步商用。在5G通信网络中，很多环节都需要精准、稳定的时钟来保证网络的高效、高质量通信。

现有技术中，高稳时钟主要通过以下两种方式生成：(1)直接通过原子钟生成，该实现方式稳定度最高，但是体积大，且成本高。(2)通过GPS信号提供长期频率稳定度，通过OCXO信号提供短期频率稳定度和低抖动。该实现方式稳定度高，但是体积较大，且成本较高。

因此，本领域技术人员需要提供一种低成本的时钟生成器。

发明内容

有鉴于此，本发明实施例提供一种成本较低的时钟生成电路和时钟生成器。

为实现上述目的，本发明实施例提供如下技术方案：

一种时钟生成电路，包括：

第一相位采样器，第二相位采样器，低通滤波器，带通滤波器，合成信号发生器，锁相环和相位调整器；

所述第一相位采样器的输入端用于获取具有预设频率的第一信号，基于参考信号对所述第一信号进行相位采样；

所述第二相位采样器的输入端用于获取具有预设频率的第二信号，基于参考信号对所述第二信号进行相位采样；

所述低通滤波器的输入端与所述第一相位采样器的输出端相连，用于对所述第一相位采样器的采样信号进行低通滤波；

所述带通滤波器的输入端与所述第二相位采样器的输出端相连，用于对所述第二相位采样器的采样信号进行带通滤波；

所述合成信号发生器的输入端连接所述低通滤波器的输出端和所述带通滤波器的输出端，用于将所述低通滤波的相位采样信号和带通滤波后的相位采样信号进行信号整合，得到时钟相位信号；

所述锁相环的输入端连接所述合成信号发生器的输出端，用于获取并处理所述时钟相位信号，输出时钟信号；

所述相位调整器的第一输入端用于获取所述第一信号，所述相位调整器的第二输入端与所述锁相环的输出端相连，用于基于所述第一信号的相位调整所述锁相环输出的时钟信号的相位，使得所述锁相环输出的时钟信号的相位与所述第一信号的相位一致。

可选的，上述时钟生成电路中，所述第一信号为GPS信号，所述第二信号为TCXO信号，所述参考信号为XO信号。

可选的，上述时钟生成电路中，所述参考信号为抖动值小于预设值的参考信号。

可选的，上述时钟生成电路中，所述预设值不大于100fs RMS。

一种时钟生成器，上述任意一项所述的时钟生成电路。