[发明专利]运算装置

说明书

根据实施方式，所涉及的运算装置包括运算电路。所述运算电路包括存储部和运算部，所述存储部包括多个存储区域。所述多个存储区域中的一个存储区域包括：电容，其包括第1端子；以及第1电气电路，其与所述第1端子电连接，能够输出与所述第1端子的电位相应的电压信号。由此，提供实用的运算装置。

本申请以日本专利申请2019-112313(申请日2019年6月17日)为基础，根据该申请享受优先权。本申请通过参照该申请而包括该申请的全部内容。

技术领域

本发明的实施方式涉及运算装置。

背景技术

运算装置例如应用于神经形态计算机(Neuro-morphic computer)等。期望一种实用的运算装置。

发明内容

本发明的实施方式提供实用的运算装置。

根据本发明的实施方式，运算装置包括运算电路。所述运算电路包括存储部和运算部，所述存储部包括多个存储区域。所述多个存储区域中的一个存储区域包括：电容，其包括第1端子；以及第1电气电路，其与所述第1端子电连接，能够输出与所述第1端子的电位相应的电压信号。

根据上述结构的运算装置，能够提供实用的运算装置。

附图说明

图1是例示第1实施方式涉及的运算装置的示意图。

图2是例示第1实施方式涉及的运算装置的示意图。

图3是例示第1实施方式涉及的运算装置的一部分的示意性的剖视图。

图4是例示第1实施方式涉及的运算装置的示意图。

图5是例示第1实施方式涉及的运算装置的示意图。

图6是例示第1实施方式涉及的运算装置的示意图。

图7是例示第1实施方式涉及的运算装置的示意性的立体图。

图8的(a)～图8的(e)是例示第1实施方式涉及的运算装置的一部分的示意性的剖视图。

图9是例示第2实施方式涉及的运算装置的一部分的示意图。

图10是例示实施方式涉及的运算装置的动作的流程图。

标号说明

10存储部；10R存储区域；10U运算电路；20运算部；20A乘加运算(乘积累加运算)电路；20B非线性变换电路；30光衰减部件；40A第1电气电路；41～45第1晶体管～第5晶体管；41I～45I绝缘膜；41J、45J基体；41a第1端部；41b第2端部；41s～45s第1半导体区域～第5半导体区域；41t、41u、42t、42u、43t、43u、44t、44u、45t、45u接触(contact)区域；42c第3端部；42d第4端部；43e第5端部；43f第6端部；44g第7端部；44h第8端部；45i第9端部；45j第10端部；50电容；50A第1端子；50B第2端子；50a～50c第1半导体层～第3半导体层；61S硅半导体区域；61X氧化物半导体区域；65差动放大电路；65a～65c第1输入～第3输入；65d连接点；66电阻；110～114、120运算装置；FC寄生电容；FD连接点；L1～L6第1布线～第6布线；Lcs列信号线；Ld写入数据线；Lr读取线；Lrs复位线；Lse选择线；Lw写入控制线；SigV电压信号；VDD第1电位；g1～g5第1栅～第5栅(gate)。

具体实施方式

以下，参照附图，对本发明的各实施方式进行说明。

附图是示意性的或者概念性的图，各部分的厚度与宽度的关系、部分之间的大小的比率等不限于一定与现实的相同。即使是在表现相同的部分时，也存在根据附图而彼此的尺寸、比率表现得不同的情况。