[发明专利]基于嵌入式平台的通用卷积神经网络运算架构与使用方法

权利要求书

1.一种基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，包括硬件部分和软件部分；

所述硬件部分包括相连接的HPS和FPGA，以及外围硬件电路；所述FPGA包括一个或多个卷积神经网络运算模组；当有多个卷积神经网络运算模组时，每个卷积神经网络运算模组之间相互独立且并行；每个卷积神经网络运算模组包括存储单元以及若干个功能模块，所述存储单元以及每个功能模块通过总线与HPS连接，并由嵌入式软件对各功能模块进行配置和调度；所述若干个功能模块为卷积模块、非线性激活模块、池化模块、累加模块、全连接模块、输出模块和多路选择器模块；其中，所述卷积模块、非线性激活模块、池化模块、累加模块、全连接模块和输出模块相互独立；所述多路选择器模块，用于将各功能模块分时与存储单元相连，使每个功能模块通过存储单元进行数据交互；

所述软件部分为运行在HPS中的嵌入式软件，用于对硬件部分进行配置和调度，以及分配FPGA的IP核能够访问的内存空间。

2.根据权利要求1所述的基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，所述嵌入式软件通过访问FPGA的IP核的物理地址在操作系统层映射的虚拟地址，实现对卷积神经网络运算模组的访问和调度。

3.根据权利要求1所述的基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，所述功能模块中的卷积模块、非线性激活模块、池化模块、累加模块、全连接模块和输出模块，由状态机、配置模块、数据读模块、数据写模块、运算处理模块和应答模块组成；

所述状态机，用于功能模块的状态跳转；

所述应答模块，用于嵌入式软件对功能模块状态查询的应答；

所述配置模块，连接数据读模块、数据写模块和运算处理模块，用于嵌入式软件对功能模块进行参数配置；

所述数据读模块，用于从存储单元读取数据；

所述运算处理模块，其输入端连接数据读模块，用于对数据读模块读取的数据进行运算处理；

所述数据写模块，连接运算处理模块的输出端，用于将运算处理模块的运算处理的结果写入存储单元。

4.根据权利要求3所述的基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，所述存储单元包括：

只读数据存储单元，用于各功能模块的数据读模块读取数据；

只写数据存储单元，用于各功能模块的数据写模块写入数据。

5.根据权利要求3所述的基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，各功能模块存在5种运行状态，包括：初始态、配置态、处理态、结束态和回应态；其中，

初始态、配置态、处理态和结束态构成一个循环，表示这4种状态只能循环出现，且每个时刻有且仅有一种运行状态；

回应态与其他四种状态独立，且回应态可与其他四种运行状态中的任一种同时出现。

6.根据权利要求3所述的基于嵌入式平台的通用卷积神经网络运算架构，其特征在于，各功能模块通过嵌入式软件进行配置的内容如下：

卷积模块可配置的内容包括：数据输入地址、卷积核权重参数地址、数据输出地址、卷积核尺寸、输入数据尺寸、是否添加偏置、是否启用内部的非线性操作和读写存储单元的方向；

非线性激活模块可配置的内容包括：数据输入地址、数据输出地址、激活函数选择和读写存储单元的方向；

池化模块可配置的内容包括：数据输入地址、数据输出地址、池化大小、池化方式选择和读写存储单元的方向；

累加模块可配置的内容包括：数据1输入地址、数据2输入地址、数据3输入地址、数据输出地址、是否启用内部的非线性操作和读写存储单元的方向；

全连接模块可配置的内容包括：数据输入地址、参数输入地址、输入层神经元数量、输出层神经元数量、数据输出地址、是否添加偏置、是否启用内部的非线性操作和读写存储单元的方向。