[发明专利]一种时钟调整方法及装置

说明书

本发明实施例提供了一种时钟调整方法及装置，用于实现对时钟进行高精度的时延调整。该方法中，时钟控制模块获取鉴相模块的鉴相频率，根据鉴相频率确定鉴相模块的采样周期；时钟控制模块根据设定时钟调整值与采样周期，确定时钟调整因子；时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子；时钟控制模块根据第二时钟调整因子，通过DAC模块对OCXO的相位进行调整。该方法中，由设定时钟调整值与所述采样周期确定时钟调整因子，根据时钟调整因子的非整数部分，通过DAC模块对OCXO的相位进行调整，实现对时钟同步系统中的时钟进行高精度调整，从而提升系统的性能。

技术领域

本申请涉及通信技术领域，尤其涉及一种时钟调整方法及装置。

背景技术

随着通信技术的不断更新发展，基站中的高性能处理器与时钟的精度紧密相关，因此，使得基站对其时钟的精度(即基站内部时钟与外源时钟之间的差值)的要求也越来越高。

目前，基站可以通过以下方案实现基站的时钟进行调整：

首先，当基站的时钟模块处于相对稳定的状态(基站的转换集成(Digital toAnalog Convertor，DAC)模块给恒温晶振输入的电压值暂时不变的情况下)时，基站的时钟控制模块获取恒温晶振(Oven Controlled Crystal Oscillator，OCXO)模块产生本地时钟信号和外源(例如GPS系统)的参考时钟信号，将获取的本地时钟信号和参考时钟信号均通过鉴相模块，分别转换成不同频率的数字时钟信号；

然后，时钟控制模块将转换后的两种数字信号频率偏差通过低通滤波模块进行平滑处理，经过平滑处理后的所述频率偏差通过DAC模块以模拟信号的方式输出到OCXO中，从而实现对OCXO的频率调整及其相位调整。这样，OCXO产生的时钟相位与外源的时钟相位保持高度一致，最终实现基站的时钟相位调整。

然而，目前的鉴相模块采用的逻辑器件结构较简单，导致采样频率较低，很难达到100MHz以上，因此，当基站的时钟信号和外源时钟信号的相位差低于10ns时，该鉴相模块无法对基站的时钟信号的相位进行准确检测，从而对系统的相位调整无法达到10ns，即时钟的时延调整的精度无法实现10ns以下，无法实现时钟信号的高精度调整。

发明内容

本申请提供了一种时钟调整方法及装置，用以实现对时钟同步系统中的时钟进行高精度调整。

本发明实施例提供的具体技术方案如下：

第一方面，本申请实施例提供了一种时钟调整方法，应用于基站的时钟同步系统中，该方法具体包括以下步骤：

所述时钟同步系统包括：鉴相模块、恒温晶振OCXO、转换集成DAC模块、低通滤波模块；该方法包括：

时钟控制模块确定所述时钟同步系统处于稳定状态时，获取所述鉴相模块的鉴相频率；

所述时钟控制模块根据所述鉴相频率，确定所述鉴相模块的采样周期，所述鉴相模块的采样周期为所述鉴相模块的鉴相频率的倒数；

所述时钟控制模块根据设定时钟调整值与所述采样周期，确定时钟调整因子，其中，所述时钟调整因子为所述设定时钟调整值与所述采样周期的商；

所述时钟控制模块根据所述时钟调整因子，确定第一时钟调整因子和第二时钟调整因子，其中，所述第一时钟调整因子为所述时钟调整因子的整数部分，所述第二时钟调整因子为所述时钟调整因子的非整数部分；

所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整；

所述时钟控制模块根据所述第二时钟调整因子，通过所述DAC模块对所述OCXO的相位进行调整。

在一种可能的实现方式中，所述时钟控制模块根据所述第一时钟调整因子，通过所述鉴相模块对所述OCXO的相位进行调整，包括：