[发明专利]晶体管及其制作方法

说明书

本发明公开了一种晶体管及其制作方法，所述制作方法包括：提供半导体衬底；在半导体衬底上形成栅氧化层；在栅氧化层上形成多晶硅层；对多晶硅层进行刻蚀，并沿着刻蚀方向在半导体衬底中注入P型离子以形成P阱区沿着刻蚀方向对栅氧化层进行刻蚀，并注入目标离子以形N区；其中，目标离子的扩散系数大于硼离子的扩散系数。本发明中在避免平面栅IGBT或VDMOS的阈值电压离散的同时，也使得平面栅IGBT的Vcesat和VDMOS的Rdson不变大，提高了平面栅IGBT以及VDMOS的使用性能。

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管及其制作方法。

背景技术

Planar(平面栅)IGBT(绝缘栅双极型晶体管)、Planar VDMOS(声效应功率晶体管)等属于半导体行业中常见的晶体管。但是，采用现有的晶体管制造工艺生产平面栅IGBT时普遍会造成Vcesat(声效应功率晶体管)变大，或生产平面栅VDMOS时普遍会造成Rdson(导通电阻)变大的情况发生，不能满足实际制作要求。

发明内容

本发明要解决的技术问题是为了克服现有技术中的晶体管制造工艺会使得平面栅IGBT的Vcesat或VDMOS的Rdson变大的缺陷，目的在于提供一种晶体管及其制作方法，以避免平面栅IGBT或VDMOS的Vth(阈值电压)离散，同时使得平面栅IGBT的Vcesat或VDMOS的Rdson不发生变大的情况。

本发明是通过下述技术方案来解决上述技术问题：

本发明提供一种晶体管的制作方法，所述制作方法包括：

提供半导体衬底；

在所述半导体衬底上形成栅氧化层；

在所述栅氧化层上形成多晶硅层；

对所述多晶硅层进行刻蚀，并沿着刻蚀方向在所述半导体衬底中注入P型离子以形成P阱区；

沿着所述刻蚀方向对所述栅氧化层进行刻蚀，并注入n种目标离子以形成N区；n≥1且取整数；

其中，n种所述目标离子中的至少一种所述目标离子的扩散系数大于硼离子的扩散系数；

所述P阱区包饶在所N区外部；

在所述栅氧化层和所述多晶硅层的沿着所述刻蚀方向的侧壁上处形成侧墙；

沿着所述侧墙依次注入P+离子和N+离子。

较佳地，所述沿着所述刻蚀方向对所述栅氧化层进行刻蚀，并注入目标离子以形成N区的步骤包括：

沿着所述刻蚀方向对所述栅氧化层进行刻蚀；

在刻蚀后，沿着所述刻蚀方向注入磷离子；

沿着所述刻蚀方向注入目标离子以形成所述N区。

较佳地，所述在所述栅氧化层和所述多晶硅层的沿着所述刻蚀方向的侧壁上处形成侧墙的步骤之后、所述沿着所述侧墙依次注入P+离子和N+离子的步骤之前还包括：

对所述侧墙进行回流处理以加固所述侧墙。

较佳地，所述沿着所述侧墙依次注入P+离子和N+离子的步骤包括：

沿着所述侧墙向所述N区中注入P+离子以形成P+区；

沿着所述侧墙向所述N区中注入N+离子以形成N+区；

其中，所述N+离子为高浓度砷离子；

所述P+区穿透所述N区且未穿透所述P阱区，所述N+区未穿透所述N区。

较佳地，所述晶体管包括平面栅IGBT。