[发明专利]一种三维堆叠集成结构及其多芯片集成结构和制备方法

权利要求书

1.一种多芯片集成结构，其特征在于，包括基片和嵌装在基片内的若干芯片；

所述基片上设置有若干贯穿基片正面和背面的导电通孔，与基片绝缘设置的导电通孔内部填充导电材料；所述的基片背面间隔设置有若干凹槽（30），每个凹槽（30）内均嵌入对应的芯片，芯片正面的芯片焊盘（16）朝向基片背面；

所述的基片背面的表面依次设置有电连通的背面多层金属布线层、背面凸点下金属层和背面对外电引脚，基片正面的表面依次设置有电连通的正面多层金属布线层、正面凸点下金属层和正面对外电引脚，形成多芯片集成结构水平方向的电连接；

所述背面多层金属布线层的最内层与导电通孔一端和芯片焊盘（16）电连通，正面多层金属布线层的最内层与导电通孔另一端电连通，形成多芯片集成结构垂直方向的电连接；

所述背面对外电引脚通过背面凸点下金属层与背面多层金属布线层的最外层电连接；所述正面对外电引脚通过正面凸点下金属层与正面多层金属布线层的最外层电连接；

所述导电通孔采用垂直孔的方式；所述垂直孔的直径在5微米到50微米；

所述导电通孔采用金属填充的实孔；

所述基片采用硅基片（1）或者玻璃基片（31）；

当基片采用硅基片（1）时，在凹槽（30）周围设置穿过硅的导电通孔（17），在穿过硅的导电通孔（17）的孔壁设置孔壁介质绝缘层（3），孔壁介质绝缘层（3）与硅基片（1）直接接触的绝缘介质为二氧化硅；

当基片采用玻璃基片（31）时，在凹槽（30）周围设置穿过玻璃的导电通孔（32）；在凹槽（30）的底部设置有凹槽底部的导通孔（33），与凹槽（30）底部的金属层和正面多层金属布线层的最内层电连接。

2.根据权利要求1所述的一种多芯片集成结构，其特征在于，芯片背面粘贴在凹槽（30）底部；芯片正面，以及芯片侧壁和凹槽（30）侧壁间的缝隙真空喷胶和/或真空压膜填充有机介质；采用化学机械抛光方法将上述有机介质填充的绝缘层表面平整化，形成最终的填充介质膜（18）；背面多层金属布线层的最内层穿过填充介质膜（18）与导电通孔一端和芯片焊盘（16）电连通。

3.根据权利要求1所述的一种多芯片集成结构，其特征在于，所述与芯片正面的芯片焊盘（16）朝向相同的背面对外电引脚为背面凸点（24）；背面凸点在对应的多芯片集成结构背表面形成凸点阵列；

所述与芯片正面的芯片焊盘（16）朝向相反的正面对外电引脚为正面焊盘（29），正面焊盘（29）是在正面凸点下金属层（9）表面化镀镍金或镍钯金形成的；正面焊盘在对应的多芯片集成结构正表面形成焊盘阵列。

4.一种三维堆叠集成结构，其特征在于，由若干个如权利要求1-3任意一项所述的多芯片集成结构或者现有独立芯片堆叠键合后得到；

多芯片集成结构之间通过相邻的正面对外电引脚和背面对外电引脚之间直接堆叠键合形成电连接；

多芯片集成结构与其他封装基板通过倒装FC键合；

若干个现有独立芯片通过倒装FC键合在多芯片集成结构正表面或背表面；若干个现有独立芯片通过正装引线键合在多芯片集成结构正表面。

5.一种如权利要求1-3任意一项所述多芯片集成结构制备方法，其特征在于，包括如下步骤，

步骤1，从基片正面制备导电盲孔（4）并填充导电材料；在基片正面依次制备正面多层金属布线层和正面对外电引脚，正面对外电引脚、正面多层金属布线层和导电盲孔（4）电连通；对上述电气连接关系进行电学性能测试，记录电气连接性能正常的单元和不正常的单元备用；

步骤2，将基片背面减薄至要求的厚度且露出导电盲孔（4）尾部，在基片背面制备嵌入芯片的凹槽（30），每个芯片对应一个凹槽（30），在电气连接性能正常的单元贴装正式芯片，在电气连接性能不正常的单元贴装尺寸厚度相同的假芯片；将芯片嵌入凹槽（30），采用有机介质填充凹槽（30）和芯片间的缝隙，且覆盖基片背面的整个表面；

步骤3，采用化学机械抛光方法研磨抛光，直至导电盲孔（4）内的导电材料暴露出来，形成穿过基片的导电通孔；在基片背面制备背面多层金属布线层和背面对外电引脚，背面对外电引脚、背面多层金属布线层、导电通孔和芯片焊盘（16）电连通；形成芯片在基片中埋入的重构芯片，实现多芯片集成结构。