[发明专利]半导体集成电路以及接收装置

说明书

一个实施方式提供适合于适当地处理一对差动信号的半导体集成电路以及接收装置。根据一个实施方式，提供一种具有第1线、第2线、第3线、第4线、锁存电路、第1偏移调整电路和第2偏移调整电路的半导体集成电路。第2线与第1线构成差动对。第4线与第3线构成差动对。锁存电路具有第1输入节点、第2输入节点、第1输出节点和第2输出节点。第1输入节点与第1线电连接。第2输入节点与第2线电连接。第1输出节点与第3线电连接。第2输出节点与第4线电连接。第1偏移调整电路电连接在第1线与第3线之间。第2偏移调整电路具有与第1偏移调整电路等效的电路构成。第2偏移调整电路电连接在第2线与第4线之间。

本申请享受以日本专利申请2019-167672号(申请日：2019年9月13日)为基础申请的优先权。本申请通过参照该基础申请而包括基础申请的全部内容。

技术领域

本实施方式涉及半导体集成电路以及接收装置。

背景技术

已知一种半导体集成电路，其具有用于处理一对差动(差分)信号的差动结构的电路。此时，希望一对差动信号是适当的。

发明内容

一个实施方式提供能够将一对差动信号优化(处理为适当的信号)的半导体集成电路以及接收装置。

根据一个实施方式，提供一种半导体集成电路，其具有第1线(line)、第2线、第3线、第4线、锁存(latch)电路、第1偏移(offset)调整电路和第2偏移调整电路。第2线与第1线构成差动对。第4线与第3线构成差动对。锁存电路具有第1输入节点、第2输入节点、第1输出节点和第2输出节点。第1输入节点与第1线电连接。第2输入节点与第2线电连接。第1输出节点与第3线电连接。第2输出节点与第4线电连接。第1偏移调整电路电连接在第1线与第3线之间。第2偏移调整电路具有与第1偏移调整电路等效的电路构成。第2偏移调整电路电连接在第2线与第4线之间。

附图说明

图1是表示应用了实施方式涉及的半导体集成电路的通信系统的构成的图。

图2是表示实施方式中的边缘采样器(edge sampler)的构成的电路图。

图3是表示实施方式中的比较器(comparator)的构成的电路图。

图4是表示实施方式中的锁存电路以及偏移调整电路的动作的图。

图5的(a)～(d)是表示实施方式中的比较器的动作的图。

图6是表示实施方式的第1变形例中的边缘采样器的构成的电路图。

图7是表示实施方式的第1变形例中的比较器的构成的电路图。

图8是表示实施方式的第1变形例中的锁存电路以及偏移调整电路的动作的图。

图9是表示实施方式的第2变形例中的边缘采样器的构成的电路图。

图10是表示实施方式的第2变形例中的锁存电路以及偏移调整电路的动作的图。

图11是表示实施方式的第3变形例中的边缘采样器的构成的电路图。

图12是表示实施方式的第4变形例中的边缘采样器的构成的电路图。

图13是表示实施方式的第5变形例中的边缘采样器的构成的电路图。

图14是表示实施方式的第6变形例中的边缘采样器的构成的电路图。

图15是表示实施方式的第7变形例中的边缘采样器的构成的电路图。

图16是表示实施方式的第8变形例中的边缘采样器的构成的电路图。

图17是表示应用了实施方式及其第1～第8变形例中的锁存电路以及偏移调整电路的其他半导体集成电路(逐次比较型AD转换电路)的构成的图。