[发明专利]一种基于片外nor-flash的SOC系统引导方法

说明书

本发明公开一种基于片外nor‑flash的SOC系统引导方法，包括以下步骤：spi控制器选择1线读取模式，硬件系统reset电路加入strap设计,当reset_n信号释放时，硬件系统抓取p_xip管脚的电平状态，当检测到p_xip管脚为高电平，则xip_en使能信号无效，当检测到p_xip管脚为低电平，则xip_en使能信号有效；硬件系统地址译码器中，将nor‑xip和boot‑rom都对应到0地址：当xip_en使能信号无效时，则硬件系统将0地址译码到boot‑rom，系统上电后，由boot‑rom引导软件系统，当xip_en使能信号有效时，则将0地址译码到nor‑flash空间，硬件系统上电之后，从nor引导软件系统。本发明的有益效果是：通过上述的SOC系统引导方法可兼容所有nor，并且节约SOC系统开发时间。

技术领域

本发明涉及SOC芯片领域，尤其涉及一种基于片外nor-flash的SOC系统引导方法。

背景技术

SoC称为系统级芯片，也有称片上系统，意指它是一个产品，是一个有专用目标的集成电路，其中包含完整系统并有嵌入软件的全部内容。同时它又是一种技术，用以实现从确定系统功能开始，到软/硬件划分，并完成设计的整个过程。

现有技术中对于SOC芯片的启动一般是采用spi-nor-flash或spi-nand-flash中的一种作为存储启动引导程序的片外存储器，通过相应的驱动来读取启动引导程序至RAM中，以启动芯片。目前市面上，多家厂商的spi-nor-flash具备xip功能，比如镁光的n25q系列就定义了其特制的xip模式,在这个特制的xip模式下读取nor的内容，无需发送nor的命令，只需要发送地址即可,这样可以提升传输速度,另外根据需要还定义了2线、4线等多线xip读取模式。但是这些厂家特定的nor的xip模式之间并不兼容，其xip模式使能的方式可能不一样，支持的线宽也可能不一样，导致很难将这种模式运用在SOC系统中。

发明内容

针对上述问题，本发明提出一种基于片外nor-flash的SOC系统引导方法，主要解决现有SOC系统引导方法对nor的兼容性差的问题。

为解决上述技术问题，本发明的技术方案如下：

一种基于片外nor-flash的SOC系统引导方法，包括以下步骤：

S100：spi控制器选择1线读取模式，所述spi控制器向spi-nor-flash发送完整的命令+地址，读取所需数据；

硬件系统reset电路加入strap设计,当reset_n信号释放时，所述硬件系统抓取p_xip管脚的电平状态，当检测到所述p_xip管脚为高电平，则xip_en使能信号无效，当检测到所述p_xip管脚为低电平，则所述xip_en使能信号有效；

S200：硬件系统地址译码器中，将nor-xip和boot-rom都对应到0地址：当所述xip_en使能信号无效时，则所述硬件系统将0地址译码到boot-rom，系统上电后，由boot-rom引导软件系统，当xip_en使能信号有效时，则将0地址译码到nor-flash空间，硬件系统上电之后，从nor引导软件系统；

S300：当所述xip_en使能信号有效时，系统开启所述spi控制器的时钟，释放其复位信号，并使能所述spi控制器，让spi控制器在复位结束之后开始工作；

S400：cpu发出读取指令后，若xip_en使能信号有效，则总线译码器通过所述总线将该指令译码到spi控制器；

S500：所述spi控制器收到所述总线发出的读取指令之后，将所述总线的读取指令转译为spi-nor-flash的读取命令和读取地址，等待数据从spi-nor-flash读取回来；当所述数据还没有从nor-flash返回的时候，spi控制器拉住所述总线的ready/busy信号,所述总线处于等待状态；