[发明专利]制造半导体元件的方法

说明书

提供一种用于制造半导体元件的方法，其包括使用已量测的轮廓数据及已配合的约定模型项产生理想影像。方法进一步包括使用已配合的约定模型项及遮罩布局以提供约定模型空间影像。在一些实施例中，方法进一步包括使用遮罩布局产生多个遮罩光栅影像，其中遮罩光栅影像是针对已量测的轮廓数据的每一量测位点所产生。在各种实施例中，方法亦包括训练神经网络以模仿理想影像，其中已产生的理想影像提供神经网络的目标输出，且约定模型空间影像及遮罩光栅影像提供至神经网络的输入。

技术领域

本揭示案是关于一种制造半导体元件的方法。

背景技术

电子行业已经历对于更小且更快的电子元件的不断增长的需求，此些电子元件同时能够支持更大数目个日益复杂且繁复的功能。因此，在半导体行业中存在制造低成本、高效能且低功耗的集成电路(IC)的持续趋势。迄今为止，通过缩小半导体IC的尺寸(例如，最小特征大小)并借此提高生产效率并降低相关联成本，已很大程度上实现了此些目标。然而，此缩放亦已引入半导体制造制程复杂性的增大。因此，半导体IC及元件的持续进步的实现要求半导体制造制程及技术的类似进步。

仅作为一个实施例，通过使用一或更多种解析度增强技术(resolutionenhancement technologies，RET)(诸如，相转移遮罩(phase shift masks，PSM)、离轴照明(off-axis illumination，OAI)、光学临近校正(optical proximity correction，OPC)以及反向微影技术(inverse lithography technology，ILT))来扩展给定微影产生的可用解析度，已实现了IC尺寸的缩小。在一些情形下，可使用解析度增强技术来修改遮罩布局，以补偿在IC制造中所使用的处理限制，且此些限制随着制程技术节点缩小而得到体现。在无解析度增强技术的情况下，在较大节点处使用的布局设计的简单缩小时常会导致不准确或不良成形的特征。此外，且由于遮罩制作制程的缺点，形成于光罩上的遮罩图案可能与期望的遮罩布局不同。如此，亦可使用遮罩制程校正(mask process correction，MPC)制程以补偿在遮罩制作制程期间所引入的缺陷。

特定而言，诸如光学临近校正、反向微影技术及遮罩制程校正的计算型微影技术依赖于可预测实际微影制程的稳健(robust)微影模型。大体而言，微影模型校准涉及调整微影模型的各种参数，以使得微影模型的预测表示已量测的校准数据的最佳配合。由于潜在的大量校准数据，且因为微影自身为复杂的半导体制造制程，所以微影模拟为计算密集制程。如此，在一些实施例中，至少一些现有微影模拟技术会既耗时又不够准确。因此，现有技术尚未证明在所有方面完全令人满意。

发明内容

本揭示案的实施例中的一者描述一种制造半导体元件的方法，此方法包括使用已量测的轮廓数据及已配合的约定模型项产生理想影像。此方法进一步包括使用已配合的约定模型项及遮罩布局以提供约定模型空间影像。在一些实施例中，此方法进一步包括使用遮罩布局产生多个遮罩光栅影像，其中多个遮罩光栅影像是针对已量测的轮廓数据的每一量测位点所产生。在各种实施例中，此方法亦包括训练神经网络以模仿理想影像，其中已产生的理想影像提供神经网络的目标输出，且其中约定模型空间影像及多个遮罩光栅影像提供至神经网络的输入。

在实施例中的另一者中，论述一种制造半导体元件的方法，此方法包括向神经网络提供多个影像，其中多个影像提供神经网络的目标输出。在一些实施例中，此方法进一步包括提供空间/光阻剂影像及多个遮罩光栅影像作为至神经网络的输入。在各种实施例中且基于目标输出及至神经网络的输入，通过比较多个由神经网络产生的影像与多个影像而计算目标函数。在计算目标函数之后，产生经校准的微影模型。