[发明专利]双面电容结构及其形成方法

说明书

本发明涉及一种双面电容结构及其形成方法。所述双面电容结构的形成方法包括如下步骤：提供一基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；依次形成第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；填充第一导电材料于所述电容孔内，形成第一导电填充层；完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层；形成第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层。本发明减少甚至是避免了电极坍塌和倾覆的风险，同时有助于增大电容器的电容值。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种双面电容结构及其形成方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。

随着半导体器件尺寸的微缩，其在衬底上的横向面积减小。为了提高或者维持电容器具有足够高的电容值，通常的做法是增加下电极(bottom electrode)的高度或者是减小下电极的厚度。但是，增加下电极的高度或者是减小下电极的厚度会导致下电极的长径比较高，厚度较薄，从而对电容阵列区域的性能可靠性造成影响。比如，会引起下电极的坍塌或者倾覆，导致相邻的下电极短路。

为了解决这一问题，当前的做法是通过添加电极的横向连续支撑层，以增加下电极的稳定性。但是，已有的单层横向支撑层有其高度极限，从而使得电容器的电容值受到电极高度的限制，电极倾覆和成片坍塌的风险依然存在。

因此，如何解决电容阵列区域横向不稳定的问题，减小下电极坍塌或者倾覆的风险，提高半导体器件的性能稳定性，是目前亟待解决的技术问题。

发明内容

本发明提供一种双面电容结构及其形成方法，用于解决现有的电容阵列区域横向稳定性较差的问题，以提高半导体器件的性能稳定性。

为了解决上述问题，本发明提供了一种双面电容结构的形成方法，包括如下步骤：

提供一基底，所述基底包括衬底、位于所述衬底内的电容触点、位于所述衬底表面的叠层结构、以及贯穿所述叠层结构并暴露所述电容触点的电容孔，所述叠层结构包括沿垂直于所述衬底的方向交替堆叠的牺牲层和支撑层；

依次形成沿所述电容孔的径向方向叠置的第一电极层、第一电介质层和第二电极层于所述电容孔的内壁；

填充第一导电材料于所述电容孔内，形成第一导电填充层；

自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层，使得至少残留两层支撑层；

形成覆盖于所述第二电极层表面和所述第一导电填充层顶面的第二电介质层、以及覆盖与所述第二电介质层表面的第三电极层，形成双面电容结构。

可选的，填充导电材料于所述电容孔内的具体步骤包括：

沉积第一导电材料于所述电容孔内和位于所述叠层结构顶面；

去除位于所述叠层结构顶面的所述导电材料。

可选的，所述叠层结构包括沿垂直于所述衬底的方向依次叠置的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层；自所述叠层结构的顶面完全去除若干层牺牲层和/或支撑层的具体步骤包括：

去除覆盖于所述叠层结构顶面的所述第二电极层、所述第一电介质层和所述第一电极层，暴露所述第三支撑层；

去除所述第三支撑层，暴露所述第二牺牲层；