[发明专利]存储器系统

说明书

实施方式提供一种可抑制由信号的反射所致的总线中的信号波形的品质的劣化的存储器系统。实施方式的存储器系统具备形成有总线的第1衬底、电连接在总线的第2衬底部、第1存储器、第2存储器、及控制器。第2衬底部具有：第1电路，其在第1端子与第2端子之间串联连接有第1开关元件与第1电阻；及第2电路，其在第3端子与第4端子之间串联连接有第2开关元件与第2电阻；且所述第2衬底部是经由第1端子及第3端子而电连接在总线。第1存储器具有电连接在第2端子的第5端子。第2存储器具有电连接在第4端子的第6端子。控制器控制第1开关元件及第2开关元件。

[相关申请案]

本申请案享有以日本专利申请案2019-167005号(申请日：2019年9月13日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。

技术领域

本发明的实施方式是关于一种包含连接在总线的多个存储器的存储器系统。

背景技术

作为使用SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存取存储器)等存储器的存储器系统，使用有SSD(Solid State Drive，固态驱动器)等。在SSD等存储器系统中，存储器控制器或存储器搭载在衬底，经由形成在衬底的总线而在存储器控制器与存储器之间接收发送各种信号。

此时，如果连接在总线的存储器的负载容量不平衡，则因来自存储器的端子的信号的反射而总线的信号波形的品质劣化(参照日本专利公开公报2008-46797号)。如果总线的信号波形的品质劣化，则无法使存储器系统高速动作。

因此，正在研究对总线与存储器之间插入串联电阻而抑制信号的反射的对策(SSTL(Stub Series Termination Logic，存根串联终端逻辑))。然而，难以在搭载存储器的衬底的平面上确保配置这些零件的空间。

发明内容

本发明的实施方式提供一种可抑制由信号的反射所致的总线中的信号波形的品质的劣化的存储器系统。

实施方式的存储器系统具备形成有总线的第1衬底、电连接在总线的第2衬底部、第1存储器、第2存储器、及控制器。第2衬底部具有：第1电路，其在第1端子与第2端子之间串联连接有第1开关元件与第1电阻；及第2电路，其在第3端子与第4端子之间串联连接有第2开关元件与第2电阻；且所述第2衬底部是经由第1端子及第3端子而电连接在总线。第1存储器具有电连接在第2端子的第5端子。第2存储器具有电连接在第4端子的第6端子。控制器控制第1开关元件及第2开关元件。

附图说明

图1是表示第1实施方式的存储器系统的构成例的示意图。

图2是表示将第1实施方式的存储器系统应用在SSD的例的示意图。

图3是表示第1实施方式的存储器系统的第2衬底部的内部构成的电路图。

图4是表示比较例的存储器系统的构成例的示意图。

图5是比较例的存储器系统的电路构成图。

图6(a)～(d)是比较例的存储器系统的信号波形的模拟结果。

图7是第1实施方式的存储器系统的电路构成图。

图8(a)、(b)是第1实施方式的存储器系统的信号波形的模拟结果。

图9是表示第1实施方式的存储器系统的第2衬底部的构成例的示意性的侧视图。

图10是表示第1实施方式的存储器系统的第2衬底部的构成例的示意性的俯视图。

图11是表示在图9所示的第2衬底部配置其他形状的存储器的例的示意性的侧视图。