[发明专利]一种数据外存扩展接口

说明书

本发明公开了一种数据外存扩展接口，其中，MCU的数据线连接I/O扩展芯片的输入端；地址线连接第一译码器的输入端，译码器的输出端和MCU的控制线连接与门的输入端，与门的输出端连接延时的输入端，延时的输出端连接加法器的输入端，并连接存储器的控制线；第一译码器的输出端同时连接非门的输入端，非门的输出端连接加法器的复位端；加法器的输出端连接第二译码器，该译码器的输出端连接I/O扩展芯片的片选线，第一至第N‑1个I/O扩展芯片的输出端连接存储器的地址线，第N个I/O扩展芯片的输出端连接存储器的数据线；MCU的控制线与I/O扩展芯片的控制线相连。本发明突破了MCU的地址线限制，以及传统数据存储扩展方法的容量限制，满足了超大容量的实时存取需求。

技术领域

本发明涉及存储技术领域，尤其涉及一种数据外存扩展接口。

背景技术

随着计算机网络通信的日益普及，计算机数据存储容量的构建越来越重要。而微控制单元(Micro Control Unit，MCU)的地址管脚个数却限制了存储器的存取容量，使用外存涉及到复杂的协议和驱动。因此，如何能够进一步扩展MCU的存储器以应付超大容量的存储需求，成为存储技术领域热切需要解决的问题。

现有的MCU存储扩展方法大致分为两种：其一，通过单片机的P1和P3管脚的方式来扩展存取容量，但是这种方法受P1和P3口数量的限制，扩展的容量十分有限，例如普通的MCS51单片机，在全译码方式下最多只能扩展256*256个存储器；而且占用了 I/O口P1和P3管脚。其二，通过串口扩展的方式来扩展存取容量，例如使用串转并芯片 74LS164把串口数据转换成并口数据，连接每个存储器的片选(Chip Select，CS)管脚，从而实现扩展，但是这种方法的弊端是扩展的越多，串口发送的时间越长，实时性不好，而且占用MCU的串口，增加了扩展的难度和成本。此外，还有其他使用牺牲极少部分存储空间作为二次译码获得更多的地址空间的办法。

因此，现有技术中的MCU存储扩展方法存在着扩展容量有限、实时性差、扩展难度高以及扩展成本大的问题。

发明内容

本发明提供了一种数据外存扩展接口，以解决现有的MCU存储扩展方法通过单片机的P1和P3管脚或者通过串转并芯片实现扩展，导致扩展的容量十分有限或者实时性差、以及扩展难度和成本大这一问题。

一种数据外存扩展接口，包括：

微控制单元、第一译码器、第二译码器、加法器、与门、非门、延时器、数据存储器和两个或两个以上的I/O扩展芯片；

所述微控制单元的数据线连接每个I/O扩展芯片的数据输入端；

所述微控制单元的地址线连接第一译码器的输入端，所述第一译码器的输出端和微控制单元的控制线连接与门的输入端，所述与门的输出端连接延时器的输入端，所述延时器的输出端连接加法器的输入端，并连接数据存储器的控制线；

所述第一译码器的输出端还连接非门的输入端，所述非门的输出端连接加法器的复位端；

所述加法器的输出端连接第二译码器，所述第二译码器的输出端连接每个I/O扩展芯片的片选管脚，I/O扩展芯片1至I/O扩展芯片N-1的输出端均连接数据存储器的地址管脚，I/O扩展芯片N的输出端与数据存储器的数据管脚相连；

所述微控制单元的控制线还与每个I/O扩展芯片的控制线相连。

进一步地，在一种实现方式中：所述I/O扩展芯片为74LS373芯片。

进一步地，在一种实现方式中：所述第一译码器和第二译码器均为74LS138芯片。

进一步地，在一种实现方式中：所述数据存储器为只读存储记忆体或随机存储记忆体。

进一步地，在一种实现方式中，所述数据外存扩展接口的控制方法包括以下步骤：