[发明专利]半导体结构及半导体结构的形成方法

权利要求书

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底上具有源漏掺杂层；

位于源漏掺杂层上的沟道柱；

位于沟道柱侧壁表面的功函数层；

位于源漏掺杂层上的第一隔离层，所述第一隔离层位于所述功函数层部分侧壁表面，且所述第一隔离层的顶部表面低于所述沟道柱顶部表面；

位于功函数层表面和第一隔离层表面的栅极层。

2.如权利要求1所述的半导体结构，其特征在于，所述功函数层还包括延伸部，所述延伸部位于所述衬底表面；所述第一隔离层位于所述延伸部侧壁表面。

3.如权利要求2所述的半导体结构，其特征在于，所述第一隔离层的顶部平面高于所述功函数层延伸部的顶部平面。

4.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的厚度范围为2纳米～8纳米。

5.如权利要求1所述的半导体结构，其特征在于，所述第一隔离层的材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

6.如权利要求1所述的半导体结构，其特征在于，还包括：位于源漏掺杂层上的第二隔离层，所述第二隔离层位于所述沟道柱部分侧壁表面；所述功函数层位于所述第二隔离层上，且所述第一隔离层位于所述第二隔离层表面。

7.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述沟道柱侧壁表面的栅介质层，所述功函数层位于所述栅介质层表面。

8.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底上的介质层，所述沟道柱位于所述介质层内；位于所述介质层内的第一导电插塞、第二导电插塞和第三导电插塞，所述第一导电插塞与所述第一隔离层表面的栅极层电连接，所述第二导电插塞与所述沟道柱顶部电连接，所述第三导电插塞与所述源漏掺杂层电连接。

9.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底上具有源漏掺杂层；

在源漏掺杂层上形成沟道柱；

在沟道柱侧壁表面和顶部表面形成功函数层；

在源漏掺杂层上形成第一隔离层，所述第一隔离层位于所述功函数层部分侧壁表面，且所述第一隔离层的顶部表面低于所述沟道柱顶部表面；

在功函数层表面和第一隔离层表面形成栅极层。

10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述功函数层还包括延伸部，所述延伸部位于所述衬底表面；所述第一隔离层位于所述延伸部侧壁表面。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述功函数层的形成方法包括：在衬底表面、沟道柱顶部表面和侧壁表面形成功函数材料层；在沟道柱侧壁的功函数材料层表面形成掩膜结构；以所述掩膜结构为掩膜刻蚀所述功函数材料层，直至暴露出所述衬底表面，形成所述功函数层。

12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一隔离层的顶部平面高于所述功函数层延伸部的顶部平面。

13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述掩膜结构的形成方法包括：在所述功函数材料层表面形成掩膜材料层；回刻蚀所述掩膜材料层，直至暴露出所述功函数材料层表面，在沟道柱侧壁的功函数材料层表面形成所述掩膜结构。

14.如权利要求11所述的半导体结构的形成方法，其特征在于，所述掩膜结构的材料包括氧化硅、氮化硅、氮氧化硅、氮碳化硅和氮碳氧化硅中的一种或多种的组合。