[发明专利]通用闪存存储器模块、控制器、电子装置及操作方法

权利要求书

1.一种通用闪存(UniversalFlash Storage；UFS)存储器模块，其包括：

输入/输出接口，其包含：

时钟引脚，其用于从主机接收参考时钟信号；

一对差分输入引脚，其用于从所述主机接收数据；及

一对差分输出引脚，其用于将数据发送到所述主机；

快闪存储器，其包含：

写入缓冲器部分；及

正常存储部分，其具有多个逻辑单元；及

控制器，其包含：

处理器；

第一寄存器，其指示所述写入缓冲器部分的最大存储大小；

第二寄存器，其指示所述写入缓冲器部分的可用存储大小；及

第三寄存器，其指示所述UFS存储器模块是处于共享缓冲模式还是高级模式；

其中如果所述第三寄存器指示所述UFS存储器模块处于所述共享缓冲模式，那么所述写入缓冲器部分仅包含第一共享缓冲区域；且如果所述第三寄存器指示所述UFS存储器模块处于所述高级模式，那么所述写入缓冲器部分包含至少一个专用缓冲区域，每个专用缓冲区域对应于所述多个逻辑单元中的一个。

2.根据权利要求1所述的UFS存储器模块，其中如果所述第三寄存器指示所述UFS存储器模块处于所述共享缓冲模式，那么所述控制器进一步包含指示所述第一共享缓冲区域的使用状态的第四寄存器。

3.根据权利要求2所述的UFS存储器模块，其中所述第一共享缓冲区域的所述使用状态能够表示为所述第一共享缓冲区域的剩余存储大小。

4.根据权利要求2所述的UFS存储器模块，其中所述第一共享缓冲区域的所述使用状态能够表示为所述第一共享缓冲区域的已利用部分的百分比。

5.根据权利要求1所述的UFS存储器模块，其中如果所述第三寄存器指示所述UFS存储器模块处于所述高级模式，那么所述控制器进一步包含多个第五寄存器，每个第五寄存器用于所述多个逻辑单元中的一个，且每个第五寄存器指示用于对应逻辑单元的专用缓冲区域的存储大小。

6.根据权利要求1所述的UFS存储器模块，其中如果所述第三寄存器指示所述UFS存储器模块处于所述高级模式，那么所述写入缓冲器部分进一步包含第二共享缓冲区域。

7.根据权利要求6所述的UFS存储器模块，其中所述控制器进一步包含用于所述至少一个专用缓冲区域的至少一个第六寄存器，每个第六寄存器用于所述至少一个专用缓冲区域中的一个，且每个第六寄存器指示专用缓冲区域的存储大小。

8.根据权利要求6所述的UFS存储器模块，其中所述控制器进一步包含指示所述第二共享缓冲区域的使用状态的第七寄存器。

9.根据权利要求8所述的UFS存储器模块，其中所述第二共享缓冲区域的所述使用状态能够表示为所述第二共享缓冲区域的剩余存储大小。

10.根据权利要求8所述的UFS存储器模块，其中所述第二共享缓冲区域的所述使用状态能够表示为所述第二共享缓冲区域的已利用部分的百分比。

11.根据权利要求6所述的UFS存储器模块，其中所述控制器进一步包含多个第八寄存器，每个第八寄存器用于所述多个逻辑单元中的一个，且每个第八寄存器指示逻辑单元是否使用所述第二共享缓冲区域。