[发明专利]移位寄存器及其驱动方法、栅极驱动电路、显示装置

说明书

本发明公开了一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，增加的复位模块在移位信号和反相移位信号的共同控制下，向第二栅极驱动信号输出端提供第二栅极驱动信号或复位信号，这样在第二栅极驱动信号输出端输出完第二栅极驱动信号后关闭过程中，通过调整时序可以控制第二栅极驱动信号(VGH)先下降至复位信(VSS)，再下降至低电压信号(VGL)，即将第二栅极驱动信号的下降过程(关闭过程)分为多阶段，第二栅极驱动信号关闭时刻先下降至VSS，然后再下降至VGL，通过此过程可以有效降低第二栅极驱动信号输出端关闭过程中对像素电极造成的电压耦合△Vp，从而可以防止像素显示出现闪烁现象的问题。

技术领域

本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、栅极驱动电路、显示装置。

背景技术

如图1所示，现有的集成存储器像素单元（Memory Integrated Pixel，MIP）包括信号写入模块、锁存器以及显示模块。具体地，在图1中，包括：第一N型晶体管M1，第一P型晶体管M1’，第二N型晶体管M2，第二P型晶体管M2’，第三晶体管M3，第四晶体管M4，第五晶体管M5，第六晶体管M6，第七晶体管M7、像素电极P，第一节点N，正相节点Q和反相节点Q’。其中，信号写入模块包括M5和M7，M5的栅极和M7的栅极均与第一栅极驱动信号输出端GateA电连接；锁存器包括M1、M1’、M2和M2’；显示模块包括M3、M4和M6，M6的栅极与第二栅极驱动信号输出端GateB电连接。

如图1所示的集成存储器像素单元包括两个栅极驱动信号输出端（GateA和GateB）。当像素信号写入时，像素不显示；当像素显示时，无像素信号写入，也即GateA和GateB分时单独驱动。高电压VDD和低电压VSS确保锁存器，在图1中，FRP为长黑信号，Data为数据信线。在像素信号写入时，M5打开，将数据线Data上的数据电压信号写入锁存器内，若数据电压信号为低电平，则Q的电位为低电平，Q’的电位为高电平，M4打开，N的电位即为数据电压信号的电位；若Data上的数据电压信号为高电平，则Q的电位为高电平，Q’的电位为低电平，M3打开，第一节点N接入长黑信号 FRP，GateB控制M6打开后，像素电极P的电位即为第一节点N的电位。现有的移位寄存器只能输出一个栅极驱动信号，不能配合集成存储器像素单元使用，不能提供用于驱动集成存储器像素单元的两个相互独立输出、互不干扰的栅极驱动信号。

发明内容

有鉴于此，本发明实施例提供了一种移位寄存器及其驱动方法、栅极驱动电路、显示装置，用以解决现有的移位寄存器只能输出一个栅极驱动信号，不能配合集成存储器像素单元使用，不能提供用于驱动集成存储器像素单元的两个相互独立输出、互不干扰的栅极驱动信号；以及用于解决现有的移位寄存器在GateB信号关闭过程中对像素电极造成的电压耦合较大导致显示出现闪烁现象的问题。

因此，本发明实施例提供了一种移位寄存器，用于驱动集成存储器中的像素电路，所述移位寄存器包括：移位寄存模块，输出模块和复位模块；其中，

所述移位寄存模块用于生成移位信号和反相移位信号，并通过所述移位信号输出端输出所述移位信号，以及通过所述反相移位信号输出端输出所述反相移位信号；

所述输出模块用于：在所述移位信号和所述反相移位信号的共同控制下，生成向第一栅极驱动信号输出端提供的第一栅极驱动信号；以及在所述移位信号和所述反相移位信号的共同控制下，生成向第二栅极驱动信号输出端提供的第二栅极驱动信号；

所述复位模块用于：在所述移位信号和所述反相移位信号的共同控制下，向所述第二栅极驱动信号输出端提供第二栅极驱动信号；以及在所述移位信号和所述反相移位信号的共同控制下，向所述第二栅极驱动信号输出端提供复位信号，所述复位信号的电压小于所述第二栅极驱动信号的电压。

在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输出模块的个数和所述复位模块的个数均至少为一个。