[发明专利]一种全互联AXI总线的级联方法

说明书

一种全互联AXI总线的级联方法，在不增加信号的情况下，级联中枢单元解析该信号选通对应的子系统内的通道传输，缩短了AXI系统总线内的关键路径延迟，降低全互联系统时序收敛难度。由于每一个AXI子系统均实行独立仲裁，对应不同的系统环境，可以灵活配置子系统内每一个主机端和从机端的仲裁优先级向量，保证系统总线的独立性和灵活性。每一个AXI子系统均实现了N‑M全互联，因此支持在同一时刻不同子系统内的主机端同时发起读写操作，支持并行通信能力，提高系统总线的带宽和传输高效性。每个子系统之间相互独立、子系统内的各主从机之间相互独立，子系统插拔和主从机的增减不影响原有系统架构，更便于进行系统级联。

技术领域

本发明涉及AXI总线技术领域，具体涉及一种全互联AXI总线的级联方法。

背景技术

AXI（Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写地址通道、并支持显著传输访问和乱序访问。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统（SoC）设计的需求。随着芯片复杂程度剧增，AXI系统总线面临互联延迟、存储带宽、功耗极限等问题。

AXI系统总线是AXI总线系统中的控制器，连接多个AXI MASTER主设备到多个AXISLAVE从设备，实现多个内存映射的设备之间的地址和数据传输。AXI的全互联总线架构，允许系统中同时存在多个主机和多个从机之间的传输通路，但随着系统规模的逐渐扩大，主从机数目指数级增长，系统设计的时序收敛成为限制系统性能的难题。为了使系统在高频率下运行，只能放弃全互联的形式，系统总线由多个MASTER主设备共享，多个MASTER可同时发起读写操作，系统总线中的仲裁器负责仲裁MASTER主设备的指令，通过冲裁将总线授权给对应的MASTER，将指令发送给对应SLAVE从设备，但一方面无法实现多个MASTER主设备同时通信，这种串行访问机制限制了系统总线的带宽和传输效率；另一方面由于系统总线地址资源并不能随着主机端口的增加而无线扩展，也不能随着需求变更而随意更改总线架构，降低了系统总线的可扩展性和可重用性。

发明内容

本发明为了克服以上技术的不足，提供了一种切割成若干全互联子系统，解决系统时序收敛问题，提高系统最高工作频率，提高系统总线带宽的全互联AXI总线的级联方法。

本发明克服其技术问题所采用的技术方案是：

一种全互联AXI总线的级联方法，包括如下步骤：

a)在AXI总线中设置N个子系统，N为大于等于2的正整数，子系统中包括若干主机端和若干从机端，每个主机端均与各个从机端相连接；

b)设置级联中枢单元，在级联中枢单元中设置有N组交互装置Ⅰ，在每个子系统中设置有交互装置Ⅱ，每个子系统通过交互装置Ⅱ与级联中枢单元的对应的交互装置Ⅰ相互交互连接；

c)当一个子系统中的一主机端访问该子系统中的一从机端时，该主机端直接访问该从机端；

d)当一个子系统中的一主机端访问其它子系统中的一从机端时，发出访问请求的子系统中的主机端将访问请求发送至交互装置Ⅱ，该交互装置Ⅱ将访问请求信息通过与其交互连接的交互装置Ⅰ发送至级联中枢单元，级联中枢单元将访问请求发送至与所需访问的子系统相交互连接的交互装置Ⅰ上，该交互装置Ⅰ将访问请求发送至与其交互连接的子系统中的交互装置Ⅱ，该子系统的交互装置Ⅱ将访问请求发送至对应的从机端。