[发明专利]基于STT-MTJ的存算一体系统、芯片及控制方法

权利要求书

1.一种基于STT-MTJ(自旋转移矩磁隧道结)的存算一体系统，其特征在于，包括写驱动模块、存算一体阵列模块、逻辑选择模块、预充电感应放大模块，所述存算一体阵列模块内设有参考MTJ阵列；

所述写驱动模块用于将数据写入存算一体阵列模块；

所述逻辑选择模块用于根据地址信息和控制信息控制存算一体阵列模块中对应的两个MTJ单元的控制线，并从预充电感应放大模块中选择输出布尔逻辑；

所述预充电感应放大模块用于根据参考MTJ阵列获取所述两个MTJ单元的多个布尔逻辑；

所述存算一体阵列模块为m行n列结构，所述参考MTJ阵列包括n列参考MTJ单元，且与存算一体阵列模块的n列对应，所述预充电感应放大模块包括n个放大电路，且与存算一体阵列模块的n列对应，所述m和n为均正整数；

所述存算一体阵列模块中单比特的数据由状态相反的两个MTJ单元存储；所述写驱动模块在写入数据时，将单比特的数据写入两个MTJ单元，且写入的状态相反；

所述MTJ单元包括MTJ、控制管、第一PMOS管、第一NMOS管、第二PMOS管、第二NMOS管、第一读取控制电路和第二读取控制电路；

所述第一读取控制电路包括第一或门和第一或非门，所述第二读取控制电路包括第二或门和第二或非门；

所述第一或门的第一输入端输入第一信号，所述第一或门的第二输入端和第一或非门的第一输入端均输入使能信号，所述第一或非门的第二输入端输入第二信号，所述第一或门的输出端与第一PMOS管栅极连接，所述第一或非门的输出端与第一NMOS管的栅极连接，所述第一PMOS管的漏极与第一NMOS管的漏极连接，且作为第一节点；

所述第二或门的第一输入端输入第二信号，所述第二或门的第二输入端和第二或非门的第一输入端均输入使能信号，所述第二或非门的第二输入端输入第一信号，所述第二或门的输出端与第二PMOS管栅极连接，所述第二或非门的输出端与第二NMOS管的栅极连接，所述第二PMOS管的漏极与第二NMOS管的漏极连接，且作为第二节点；

所述MTJ和控制管串联在第一节点和第二节点之间，在写入数据时，所述使能信号为低电平。

2.根据权利要求1所述的一种基于STT-MTJ的存算一体系统，其特征在于，所述放大电路的输出端串联连接有或非门和非门，所述逻辑选择模块可选择输出16种布尔逻辑。

3.根据权利要求1所述的一种基于STT-MTJ的存算一体系统，其特征在于，每列参考MTJ单元包括两个MTJ，且两MTJ均为AP(反平行)状态。

4.根据权利要求1所述的一种基于STT-MTJ的存算一体系统，其特征在于，所述放大电路包括第一放电回路和第二放电回路，所述第一放电回路的电流经过存储数据的MTJ，所述第二放电回路的电流经过参考MTJ单元。

5.一种芯片，其特征在于，包括时钟电路模块、静态随机存储器模块、时序控制模块、译码器模块和数据存算模块，所述数据存算模块采用权利要求1-4任一项所述的一种基于STT-MTJ的存算一体系统。

6.一种基于STT-MTJ的存算一体系统的控制方法，应用于如权利要求1-4任一项所述的一种基于STT-MTJ的存算一体系统，其特征在于，包括以下步骤：

获取地址信息，根据地址信息在存算一体阵列模块中获取两个存储数据对应的MTJ单元；

获取控制信息，根据控制信息控制MTJ单元对应的控制线和参考MTJ阵列对应的控制线；

读取MTJ单元的信息和参考MTJ阵列的信息，根据读取的信息获取两个存储数据的布尔逻辑。

7.根据权利要求6所述的种基于STT-MTJ的存算一体系统的控制方法，其特征在于，还包括数据写入步骤，具体为：

将单比特的数据同时写入存算一体阵列模块的两个MTJ单元中，且MTJ单元中MTJ的状态相反。