[发明专利]一种电压电平转换电路有效
申请号: | 202010101626.7 | 申请日: | 2020-02-19 |
公开(公告)号: | CN113285706B | 公开(公告)日: | 2023-08-01 |
发明(设计)人: | 张利地 | 申请(专利权)人: | 圣邦微电子(北京)股份有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;H03K19/0185 |
代理公司: | 北京成创同维知识产权代理有限公司 11449 | 代理人: | 杨思雨;马陆娟 |
地址: | 100089 北京市海淀*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 电压 电平 转换 电路 | ||
1.一种电压电平转换电路,其特征在于,包括:
依次连接在第一高电源电压和地之间的电流源、上拉电路和下拉电路,
其中,所述上拉电路的高压输入端连接高压输入信号,所述上拉电路和所述下拉电路的连接位置输出低压输出信号,
所述下拉电路包括第一NMOS晶体管和第二NMOS晶体管,所述第一NMOS晶体管和所述第二NMOS晶体管构成差分结构,
其中,所述下拉电路还包括第一箝位模块和第二箝位模块,所述第一箝位模块和所述第二箝位模块分别连接于所述第一NMOS晶体管和第二NMOS晶体管两端,
所述第一箝位模块和所述第二箝位模块都包括串联连接的第三NMOS晶体管和电阻,所述第三NMOS晶体管连接成二极管结构,所述电流源提供的电流在电阻上产生电压,将所述第一NMOS晶体管和所述第二NMOS晶体管的源漏电压摆幅箝位于如下式所示的低电源电压VCCL,
VCCL=Vgs_Mn+I1×R
其中,I1表示所述电流源的电流值,Vgs_Mn表示将所述第三NMOS晶体管的栅源电压,R表示所述电阻的阻值,所述低电源电压VCCL不超过所述第一NMOS晶体管和所述第二NMOS晶体管的耐受电压。
2.根据权利要求1所述的电压电平转换电路,其特征在于,所述第一NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第二低压输出信号连接的控制端,
所述第二NMOS晶体管具有与所述上拉电路连接的第一端、与地连接的第二端、以及与第一低压输出信号连接的控制端,
其中,所述第一低压输出信号和所述第二低压输出信号互为反相信号。
3.根据权利要求2所述的电压电平转换电路,其特征在于,所述上拉电路包括:第一PMOS晶体管和第二PMOS晶体管;
其中,所述电流源具有与所述第一高电源电压连接的第一端以及第二端;
所述第一PMOS晶体管具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的控制端、以及与所述第一NMOS晶体管的第一端连接的第二端;以及
所述第二PMOS晶体管具有与所述电流源的第二端连接的第一端、接收所述高压输入信号的反相信号的控制端、以及与所述第二NMOS晶体管的第一端连接的第二端。
4.根据权利要求3所述的电压电平转换电路,其特征在于,还包括反相器,所述反相器的输入端接收所述高压输入信号,输出端提供所述高压输入信号的反相信号。
5.根据权利要求4所述的电压电平转换电路,其特征在于,所述反相器包括串联连接于所述第一高电源电压和第二高电源电压之间的第三PMOS晶体管和第五NMOS晶体管,
所述第三PMOS晶体管和所述第五NMOS晶体管的控制端彼此连接,且接收所述高压输入信号,
所述第三PMOS晶体管和所述第五NMOS晶体管的中间节点提供所述高压输入信号的反相信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于圣邦微电子(北京)股份有限公司,未经圣邦微电子(北京)股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010101626.7/1.html,转载请声明来源钻瓜专利网。