[发明专利]半导体装置及针痕偏移检测方法

说明书

一种半导体装置包含第一测试垫与多个第二测试垫。第一测试垫包含中央部与多个周边部。多个周边部邻近于中央部的边缘设置。周边部彼此互不接触且不接触于中央部。第一测试垫具有多个检测方位，且各检测方位上设有至少一周边部。各第二测试部通过第一连接走线与多个周边部中的一者电连接。

技术领域

本发明关于检测技术，特别是一种可即时监控探针组是否偏移的半导体装置及针痕偏移检测方法。

背景技术

已知，单一晶圆上可制造出大量的集成电路芯片，并且晶圆可通过单一化(singulation)程序而分离出此些集成电路芯片，以用于后续的封装与使用。一般而言，在晶圆完成半导体的所有工艺后到出厂前的这段期间中，会对晶圆进行晶圆接受度测试(Wafer Acceptable Test，WAT)，以了解晶圆内的电性特性，藉以掌握晶圆是否于工艺中出现缺陷。如此一来，便得以确保晶圆在某个程度上的品质与稳定性。

在晶圆接受度测试中，通常是利用包含多个探针的探针组(可称为探针卡)接触于晶圆上的测试垫，以馈入测试信号来了解晶圆内的电性特性。然而，探针组在与测试垫接触时可能出现滑移，无论是探针组的针尖偏移出测试垫外或刮出测试垫外都是不乐见的测试情况。因此，极需要可即时监控探针组的下针位置的相关机制来降低测试风险。此外，由于晶圆上的可用面积有限，因此亦期盼尽可能地节省测试所需的占用面积。

发明内容

本发明的一实施例揭露一种半导体装置。半导体装置包含第一测试垫与多个第二测试垫。第一测试垫包含中央部与多个周边部。多个周边部邻近于中央部的边缘设置。多个周边部彼此互不接触且不接触于中央部。第一测试垫具有多个检测方位，且各检测方位上至少设有一个周边部。各第二测试垫通过第一连接走线与多个周边部的一者电连接。

本发明的一实施例揭露一种针痕偏移检测方法。针痕偏移检测方法包含：利用探针组接触半导体装置，其中半导体装置包含第一测试垫与多个第二测试垫，第一测试垫包含中央部与多个周边部，多个周边部邻近于中央部的边缘设置，多个周边部彼此互不接触且不接触于中央部，中央部具有多个检测方位，各检测方位上设有至少一个周边部，各第二测试垫通过第一连接走线与多个周边部中的一者电连接，其中探针组包含第一探针与多个第二探针，第一探针用以接触第一测试垫，且多个第二探针用以接触多个第二测试垫；通过第一探针输出测试信号；利用多个第二探针个别检测是否接收到测试信号以得到多个检测状态；以及根据多个检测状态判断探针组的下针位置。

附图说明

图1为本发明一实施例的检测系统与半导体装置的示意图。

图2为本发明一实施例的半导体装置与探针组的概要示意图。

图3为第一测试垫与检测方位的一实施例的概要示意图。

图4为本发明一实施例的半导体装置的概要示意图。

图5为本发明一实施例的半导体装置的概要示意图。

图6为本发明一实施例的第一测试垫的概要示意图。

图7为本发明一实施例的针痕偏移检测方法的流程图。

图8为一范例的多个第二探针的检测状态和判断结果之间的概要关系示意图。

附图标号

100:半导体装置

110:第一测试垫

111:中央部

1121～1128:周边部

121～128:第二测试垫

131～137:第一连接走线

141:第二连接走线

200:检测系统

210:探针组