[发明专利]一种可动态调整的非对称指令重链接方法和装置

说明书

本发明提供一种可动态调整的非对称指令重链接方法和装置，该方法包括以下步骤：读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。本发明可以使得指令完成对齐存储，从而提高了指令的取指速度，大大提高CPU的执行效率。

技术领域

本发明涉及计算机领域，并且更具体地，涉及一种可动态调整的非对称指令重链接方法和装置。

背景技术

现代计算机存储和处理的信息以二值信号表示，程序对于计算机而言就是一串二进制数据流，以流水线的方式进入CPU进行运算。主要在CPU与内存之间进行数据传递。“连续不断”是处理器取指的—个目标。如果每个时钟周期都能够取出一条指令，就可以源源不断地为处理器后续执行提供指令流，而不会出现空闲的时钟周期。

当处理器取指遇到了一条地址非对齐的指令，则会为“连续不断”取指造成困难，因为存储单元往往使用SRAM(Static Random Access Memory，静态随机存储器)，而SRAM的读端口往往具有固定宽度。以宽度为32位的SRAM为例，其一个时钟周期只读出—个(地址与32位对齐)32位的数据。假设一条32位长的指令处于地址不对齐的位置，则意味着需要分两个时钟周期读出两个32位的数据，然后各取其一部分进行拼接成为真正需要的32位指令，这样就需要花费至少2个时钟周期才能够取出一条指令来。

目前市面上的大部分编译器并没有对普通指令进行对齐处理，即使有的编译器对普通指令进行了对齐处理也会大大浪费存储空间。

发明内容

鉴于此，本发明实施例的目的在于提出一种可动态调整的非对称指令重链接方法和装置，在最大程度保持原指令存储架构的基础上，对非对齐指令进行重新定位链接。

基于上述目的，本发明实施例的一方面提供了一种可动态调整的非对称指令重链接方法，包括以下步骤：

读取编译器配置信息以获取存储器宽度，并读取可执行目标文件；

将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装；

将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令；

在所有所述原子块地址重分配完成后，将所有指令拼接成一个整体以生成最终的可执行目标文件。

在一些实施方式中，将所述可执行目标文件的代码段中的每个最基本函数单元作为单独的原子块进行封装包括：

将所述可执行目标文件的数据段作为一个原子块进行封装。

在一些实施方式中，将封装的所有所述原子块按指令宽度进行排序，根据所述存储器宽度依次将一个或多个所述原子块进行地址重分配，并在所述一个或多个所述原子块无法满足所述存储器宽度时填充空指令包括：

使所述一个或多个原子块与所述存储器宽度的整数倍的地址边界对齐。

在一些实施方式中，读取编译器配置信息以获取存储器宽度，并读取可执行目标文件包括：

分析所述可执行目标文件的指令的存储结构是否符合所述存储器宽度，并且响应于符合所述存储器宽度而直接输出所述可执行目标文件。

在一些实施方式中，所述方法基于RISC-V架构。

本发明实施例的另一方面提供了一种可动态调整的非对称指令重链接装置，包括：