[发明专利]半导体存储装置

说明书

本发明的半导体存储装置具备具有排列在第1方向的第1区域及第2区域的衬底。第1区域具备：多个第1字线层及第1层间绝缘层，积层在与衬底的表面交叉的第2方向；第1半导体层，与多个第1字线层对向；及第1电荷储存膜，设置在这些层之间。第2区域具备：多个第1字线层及第1层间绝缘层的一部分，积层在第2方向；多个第1绝缘层及第1层间绝缘层的一部分，在第3方向上与多个第1字线层相隔，积层在第2方向；第1触点，在第2方向延伸，具有连接于多个第1绝缘层的外周面；及第2绝缘层，设置在多个第1字线层及第1绝缘层之间。多个第1绝缘层的第1方向的侧面连接于多个第1字线层，多个第1绝缘层的第3方向的侧面连接于第2绝缘层。

相关申请的引用

本申请以2019年9月13日申请的先行日本专利申请第2019-167639号的优先权的利益为基础，且追求其利益，它的所有内容通过引用包含于本文中。

技术领域

以下所记载的实施方式涉及一种半导体存储装置。

背景技术

已知有一种半导体存储装置，具备：半导体衬底；存储单元阵列，在与半导体衬底的表面交叉的方向上与半导体衬底相隔地配置；以及晶体管阵列，设置在半导体衬底的表面。

发明内容

一实施方式的半导体装置具备具有排列在第1方向的第1区域及第2区域的衬底。

第1区域具备：多个第1字线层及多个第1层间绝缘层，积层在与衬底的表面交叉的第2方向；第1半导体层，在第2方向延伸，具有与多个第1字线层对向的外周面；及第1电荷储存膜，设置在多个第1字线层与第1半导体层之间。第2区域具备：多个第1字线层的一部分及多个第1层间绝缘层的一部分，积层在第2方向；多个第1绝缘层及多个第1层间绝缘层的一部分，在与第1方向及第2方向交叉的第3方向上与多个第1字线层相隔，积层在第2方向；第1触点，在第2方向延伸，具有连接于多个第1绝缘层的外周面；以及第2绝缘层，设置在多个第1字线层及多个第1绝缘层之间，在第1方向及第2方向延伸。

多个第1绝缘层的第1方向的侧面连接于多个第1字线层，多个第1绝缘层的第3方向的侧面连接于第2绝缘层。

附图说明

图1是表示第1实施方式的半导体存储装置的示意性构成的等效电路图。

图2是所述第1实施方式的半导体存储装置的示意性立体图。

图3是图2的示意性放大图。

图4是所述第1实施方式的半导体存储装置的示意性俯视图。

图5是图4的示意性放大图。

图6是图5的示意性放大图。

图7是将图5所示的构造沿着B-B′线切断，从箭头方向观察时的示意性剖视图。

图8是图5的示意性放大图。

图9是图5的示意性放大图。

图10是将图5及图9所示的构造沿着C-C′线切断，从箭头方向观察的示意性剖视图。

图11是将图5及图9所示的构造沿着D-D′线切断，从箭头方向观察的示意性剖视图。

图12是将图5所示的构造沿着E-E′线切断，从箭头方向观察的示意性剖视图。

图13是表示所述第1实施方式的半导体存储装置的制造方法的示意性图。

图14是表示所述第1实施方式的半导体存储装置的制造方法的示意性图。

图15是表示所述第1实施方式的半导体存储装置的制造方法的示意性图。

图16是表示所述第1实施方式的半导体存储装置的制造方法的示意性图。