[发明专利]二进制插桩来跟踪图形处理器代码

权利要求书

1.一种电子处理系统，包括：

处理器；

图形处理器；

通信地耦合到所述处理器和所述图形处理器的存储器；以及

通信地耦合到所述处理器和所述图形处理器的逻辑，所述逻辑用于：

基于要在所述图形处理器上执行的插桩代码为踪迹缓冲区确定大小，

基于所确定的大小在所述存储器中初始化所述踪迹缓冲区，

将所述插桩代码提供到所述图形处理器以便执行，

在所述踪迹缓冲区中从所执行的插桩代码收集数据，

在所述处理器上分析在所述踪迹缓冲区中收集的所述数据，并且

基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

2.如权利要求1所述的系统，其中所述逻辑还用于：

给所述插桩代码提供指向所述踪迹缓冲区的指针。

3.如权利要求2所述的系统，其中所述逻辑还用于：

原子地访问所述踪迹缓冲区以为来自所执行的插桩代码的线程的数据预留所述踪迹缓冲区的一部分。

4.如权利要求1所述的系统，其中所述逻辑还用于：

在所述插桩代码的执行之前确定静态踪迹信息。

5.如权利要求4所述的系统，其中所述逻辑还用于：

在所述处理器上解析收集的数据；

基于来自所解析的数据的线程信息，在所述处理器上分离动态踪迹信息；并且

将所述动态踪迹信息与所述静态踪迹信息相组合以在所述处理器上生成所述插桩代码的踪迹。

6.如权利要求1-5中任何一项所述的系统，其中所述图形处理器包括两个或更多个并行执行单元。

7.一种结合图形处理器使用的半导体封装装置，包括：

一个或多个衬底；以及

耦合到所述一个或多个衬底的逻辑，其中所述逻辑被至少部分地实现在可配置逻辑和固定功能硬件逻辑中的一者或多者中，耦合到所述一个或多个衬底的所述逻辑用于：

基于要在所述图形处理器上执行的插桩代码为踪迹缓冲区确定大小，

基于所确定的大小在共享存储器中初始化所述踪迹缓冲区，

将所述插桩代码提供到所述图形处理器以便执行，

在所述踪迹缓冲区中从所执行的插桩代码收集数据，

在处理器上分析在所述踪迹缓冲区中收集的所述数据，并且

基于所分析的数据在所述处理器上生成所述插桩代码的踪迹。

8.如权利要求7所述的装置，其中所述逻辑还用于：

给所述插桩代码提供指向所述踪迹缓冲区的指针。

9.如权利要求8所述的装置，其中所述逻辑还用于：

原子地访问所述踪迹缓冲区以为来自所执行的插桩代码的线程的数据预留所述踪迹缓冲区的一部分。

10.如权利要求7所述的装置，其中所述逻辑还用于：

在所述插桩代码的执行之前确定静态踪迹信息。

11.如权利要求10所述的装置，其中所述逻辑还用于：

在所述处理器上解析收集的数据；

基于来自所解析的数据的线程信息在所述处理器上分离动态踪迹信息；并且

将所述动态踪迹信息与所述静态踪迹信息相组合以在所述处理器上生成所述插桩代码的踪迹。

12.如权利要求7-11中任何一项所述的装置，其中所述图形处理器包括两个或更多个并行执行单元。

13.如权利要求7-11中任何一项所述的装置，其中耦合到所述一个或多个衬底的所述逻辑包括定位在所述一个或多个衬底内的晶体管沟道区域。