[发明专利]具有兼容性的总线接口在审
| 申请号： | 202010069097.7 | 申请日： | 2020-01-21 |
| 公开（公告）号： | CN111309655A | 公开（公告）日： | 2020-06-19 |
| 发明（设计）人： | 刘鹤;李国刚;赵汀 | 申请（专利权）人： | 上海齐网网络科技有限公司 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 北京晟睿智杰知识产权代理事务所(特殊普通合伙) 11603 | 代理人： | 于淼 |
| 地址： | 201619 上海*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 兼容性 总线接口 | ||
1.一种具有兼容性的总线接口，其特征在于，包括：总线头端接口、总线终端接口、位于所述总线头端接口与所述总线终端接口之间的统一总线、处理器、内存、以及输入/输出设备接口，其中，
所述处理器分别通过第一指令总线和第一数据总线与所述总线头端接口耦接，所述处理器包括处理器模块、以及可拆卸的非处理器模块，其中，
当所述处理器的数据处理规模达到预定阈值时，将所述非处理器模块安装在所述处理器中，所述处理器模块、所述非处理器模块及所述总线头端接口均通过所述第一指令总线和所述第一数据总线进行数据交互；
当所述处理器的数据处理规模未达到预定阈值时，将所述非处理器模块从所述处理器中拆卸掉，所述处理器模块、所述非处理器模块及所述总线头端接口均通过所述第一指令总线和所述第一数据总线进行数据交互；
所述总线头端接口通过统一总线与所述总线终端接口耦接；
所述总线终端接口通过第二指令总线与所述内存耦接；
所述总线终端接口通过第二数据总线与所述输入/输出设备接口耦接。
2.根据权利要求1所述的具有兼容性的总线接口，其特征在于，所述内存包括程序指令和数据。
3.根据权利要求1所述的具有兼容性的总线接口，其特征在于，所述总线头端接口与所述总线终端接口均采用AMBA-AXI标准接口和JTAG接口。
4.根据权利要求1所述的具有兼容性的总线接口，其特征在于，所述处理器的指令长度为16位和32位。
5.根据权利要求1所述的具有兼容性的总线接口，其特征在于，所述总线头端接口与所述总线终端接口均包括数据总线接口和指令总线接口，
所述总线终端接口的指令总线接口通过所述第二指令总线与所述内存相耦接；
所述总线终端接口的数据总线接口通过所述第二数据总线与所述输入/输出设备接口相耦接；
所述总线头端接口的指令总线接口通过所述第一指令总线与所述处理器相耦接；
所述总线头端接口的数据总线接口通过所述第一数据总线与所述处理器相耦接。
6.根据权利要求1所述的具有兼容性的总线接口，其特征在于，所述第一数据总线接口、第一指令总线接口、第二数据总线接口、和第二指令总线接口均包括用于地址转换的存储器管理单元，用于保存最近最常用数据或者指令的缓存和用于转换时钟域的接口部件。
7.根据权利要求6所述的具有兼容性的总线接口，其特征在于，所述接口部件用于实现存储器时钟域和微处理器时钟域之间的转换。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海齐网网络科技有限公司，未经上海齐网网络科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010069097.7/1.html，转载请声明来源钻瓜专利网。
