[发明专利]COT控制Buck转换器瞬态响应增强电路

权利要求书

1.一种COT控制Buck转换器瞬态响应增强电路，其特征在于，包括：

一驱动控制模块；

一第一PMOS管，所述第一PMOS管的栅极连接所述驱动控制模块，所述第一PMOS管的源极连接一电源输入端；

一第一NMOS管，所述第一NMOS管的栅极连接所述驱动控制模块，所述第一NMOS管的源极连接一接地端，所述第一NMOS管的漏极连接所述第一PMOS管的漏极；

一电感，所述电感的第一端连接所述第一PMOS管的漏极；

一电压输出端，所述电压输出端连接所述电感的第二端；

一第一电阻，

一第一电容，所述第一电阻和所述第一电容串联于所述电压输出端与所述接地端之间；

一第二电阻，所述第二电阻连接于所述电压输出端与所述接地端之间；

一第一比较器，所述第一比较器的正相输入端连接一第一基准电压输入端，所述第一比较器的反相输入端连接所述电压输出端；

一第二比较器，所述第二比较器的正相输入端连接一第二基准电压输入端，所述第二比较器的反相输入端连接所述电压输出端；

一逻辑控制模块，所述逻辑控制模块的第一输入端连接所述第一比较器的输出端，所述逻辑控制模块的第二输入端连接所述第二比较器的输出端，所述逻辑控制模块的第三输入端连接一定时器模块；

一RS触发器模块，所述RS触发器模块的S端连接所述逻辑控制模块的第一输出端，所述RS触发器模块的R端连接所述逻辑控制模块的第二输出端；所述RS触发器模块的反向输出端连接所述驱动控制模块；和

所述定时器模块，所述定时器模块连接所述第一基准电压输入端、所述逻辑控制模块的第三输入端和所述RS触发器模块的反向输出端；

所述第二比较器包括：

一第二PMOS管，所述第二PMOS管的源极连接所述电源输入端，所述第二PMOS管的漏极连接所述第二PMOS管的栅极；

一第一电流源，所述第一电流源连接于所述第二PMOS管的漏极与所述接地端之间；

一第三PMOS管，所述第三PMOS管的源极连接所述电源输入端，所述第三PMOS管的栅极连接所述第二PMOS管的栅极；

一第二电容，所述第二电容连接于所述第三PMOS管漏极与所述接地端之间；

一第四PMOS管，所述第四PMOS管的源极连接所述电源输入端，所述第四PMOS管的漏极连接所述第四PMOS管的栅极；

一第二电流源，所述第二电流源连接于所述第四PMOS管的漏极与所述接地端之间；

一第五PMOS管，所述第五PMOS管的源极连接所述电源输入端，所述第五PMOS管的栅极连接所述第四PMOS管的栅极；

一第六PMOS管，所述第六PMOS管的源极连接所述第五PMOS管的漏极，所述第六POS管的栅极连接所述第三PMOS管的漏极；

一第七PMOS管，所述第七PMOS管的源极连接所述电源输入端，所述第七PMOS管的漏极连接所述第七PMOS管的栅极；

一第二NMOS管，所述第二NMOS管的漏极连接所述第七PMOS管的漏极，所述第二NMOS管的源极连接所述接地端；

一第八PMOS管，所述第八PMOS管的源极连接所述第五PMOS管的漏极，所述第八PMOS管的栅极连接所述电压输出端；

一第三NMOS管，所述第三NMOS管的漏极连接所述第八PMOS管的漏极，所述第三NMOS管的栅极连接所述第二NMOS管的栅极和所述第三NMOS管的漏极，所述第三NMOS管的源极连接所述接地端；

一第九PMOS管，所述第九PMOS管的源极连接所述第五PMOS管的漏极，所述第九PMOS管的栅极连接所述第二基准电压输入端；

一第四NMOS管，所述第四NMOS管的漏极连接所述第九PMOS管的漏极和所述第六PMOS管的漏极，所述第四NMOS管的源极连接所述接地端；

一第十PMOS管，所述第十PMOS管的源极连接所述电源输入端，所述第十PMOS管的栅极连接所述第七PMOS管的栅极；和

一第五NMOS管，所述第五NMOS管的漏极连接所述第十PMOS管的漏极和所述逻辑控制模块的第二输入端，所述第五NMOS管的栅极连接所述第四NMOS管的栅极，所述第五NMOS管的源极连接所述接地端；

所述逻辑控制模块包括：

一第一反相器，所述第一反相器的输入端连接所述第一比较器；

一第二反相器，所述第二反相器的输入端连接所述定时器模块；

一第三反相器，所述第三反相器的输入端连接所述第二比较器；

一第一或非门，所述第一或非门的第一输入端连接所述第一比较器，所述第一或非门的第二输入端连接所述第二反相器的输出端；

一第二或非门，所述第二或非门的第一输入端连接所述第一反相器的输出端，所述第二或非门的第二输入端连接所述第一或非门的输出端；所述第二或非门的输出端连接所述RS触发器模块的S端；

一第三或非门，所述第三或非门的第一输入端连接所述第一反相器的输出端，所述第三或非门的第二输入端连接所述第三反相器的输出端；和

一第四或非门，所述第四或非门的第一输入端连接所述第二反相器的输出端，所述第四或非门的第二输入端连接所述第三或非门的输出端，所述第四或非门的输出端连接所述RS触发器模块的R端。