[发明专利]一种等效采样的测量分辨率提高装置

说明书

本发明公开了一种等效采样的测量分辨率提高装置，通过参考时钟源为FPGA提供准确参考时钟，FPGA通过控制前置运放的放大倍率与幅度偏置电路的偏置电压，将输入波形幅度先放大到特定幅度，再经过幅度偏置电路施加偏置，保证输出波形的不同幅度片段满足均ADC的量程范围；ADC依次对不同偏置的波形输入进行采集并发送给FPGA，经过处理、拼接与运算后可以得到波形数据。

技术领域

本发明属于波形采样技术领域，更为具体地讲，涉及一种等效采样的测量分辨率提高装置。

背景技术

模拟数字转换器(英语：Analog-to-digital converter,ADC,A/D或A to D)是用于将模拟形式的连续信号转换为数字形式的离散信号的一类设备。典型的ADC将模拟信号转换为表示一定比例电压值的数字信号。然而，有一些模拟数字转换器并非纯的电子设备，例如旋转编码器，也可以被视为模拟数字转换器。

其中，ADC的分辨率是指，对于允许范围内的模拟信号，它能输出离散数字信号值的个数。这些信号值通常用二进制数来存储，因此分辨率经常用比特作为单位，且这些离散值的个数是2的幂指数。例如，一个具有8位分辨率的模拟数字转换器可以将模拟信号编码成256个不同的离散值。很多应用场合要求设计者不得不使用低分辨率的ADC去采集变化量很小或信噪比(SNR)很高的信号。

目前采用较多的方法是过采样技术。对于实际工程中的一个12位的ADC，如果要采集一个1kHz带宽的被测信号，为了获得16位的分辨率，即为了获得4位的分辨率增量，采样频率需为512kHz。其基本测量原理如图1所示。

根据奈奎斯特定理，被测信号的频带宽度如果在采样频率f_s的一半以内，则该信号可以被重建例如：采样频率为100kHz则频率低于50kHz的被测信号可以被可靠地重建和分析。与输入信号一起还会有噪声信号混叠在有用的测量频带内(小于f_s/2的频率成分)，而且噪声的带宽通常远远高于信号带宽。可以通过增加过采样率来减小噪声功率。过采样与取平均值法并不影响信号功率，因此通过过采样减小噪声功率但不影响信号功率，从而增加了SNR。过采样率以及ADC位数的关系：

其中，n₀是输出噪声功率，f_m是输入信号的最大频率，f_s是ADC采样频率，V_ref是参考电压，N是ADC位数。

因此，采样频率每增加2倍，噪声将降低3dB，分辨率将增加1/2位因此，分辨率要增加1位或噪声降低6dB，则有如下关系：

f_os＝4^wf_s

其中，w为增加的分辨率位数，f_os为采样频率f_s为输入信号需要的采样频率。

然而，这种方法在实际工程的应用中要付出一定的代价。该方法虽然获得了w位的分辨率增量，但采样率变成了原来的2·4^w倍，存储空间也相应增大了4^w倍，还要做4^w次累加和w次移位操作。这样对ADC的采样率将提出较高的要求，而本发明采用在幅度上分段的等效采样办法来增加分辨率，同时利用FPGA来进行波形拼接与还原。

发明内容

本发明的目的在于克服现有技术的不足，提供一种等效采样的测量分辨率提高装置，来改善提高ADC分辨率。

为实现上述发明目的，本发明一种等效采样的测量分辨率提高装置，其特征在于，包括：

参考时钟源，为FPGA提供准确参考时钟；

幅度放大电路，在FPGA的控制下，用于放大被测信号的电压以满足一定幅度倍数关系；