[发明专利]瞬态电压抑制二极管结构及其制造方法

权利要求书

1.一种瞬态电压抑制二极管结构，包括

一P型基层板，具有一第一面与一第二面，其中该第一面与该第二面彼此相反；

一N型外延层，设置于该P型基层板的该第一面上；

至少一P+型植入层，嵌设于该N型外延层上；

至少一N+型植入层，嵌设于该N型外延层上，且与该至少一P+型植入层分离设置；

多个深层沟渠部，贯穿该N型外延层，其中每一该深层沟渠部具有彼此相对的一第一端与一第二端，其中该第一端连接至该P型基层板；

一介电质层，设置于该N型外延层上，且曝露该至少一P+型植入层、该至少一N+型植入层以及每一该多个深层沟渠部的该第二端；以及

一第一金属层，设置于该介电质层上，且连接至该至少一P+型植入层、该至少一N+型植入层以及该多个深层沟渠部的该第二端，其中该多个深层沟渠部连接该第一金属层，且组配架构一硅控整流器。

2.如权利要求1所述的瞬态电压抑制二极管结构，其中该多个深层沟渠部包括一掺杂多晶硅层。

3.如权利要求1所述的瞬态电压抑制二极管结构，其中该多个深层沟渠部是利用一干式蚀刻工艺所形成。

4.如权利要求1所述的瞬态电压抑制二极管结构，还包括一N型埋入层，于空间上相对于该至少一P+型植入层，且设置于该P型基层板与该N型外延层之间。

5.如权利要求1所述的瞬态电压抑制二极管结构，还包括一保护层，设置于该第一金属层上，且部分曝露该第一金属层。

6.如权利要求1所述的瞬态电压抑制二极管结构，还包括一第二金属层，设置于该P型基层板的该第二面。

7.如权利要求1所述的瞬态电压抑制二极管结构，还包括多个隔离沟渠部，贯穿该N型外延层，且部分插置于该P型基层板，其中该多个隔离构渠部位于该至少一P+型植入层、该至少一N+型植入层以及该多个深层沟渠部之间，组配隔离该至少一P+型植入层、该至少一N+型植入层以及该多个深层沟渠部。

8.如权利要求7所述的瞬态电压抑制二极管结构，其中每一该隔离沟部包括一氧化层以及一多晶硅层，该氧化层包覆该多晶硅层的外周缘及底部。

9.一种瞬态电压抑制二极管结构的制造方法，包括步骤：

(a)提供一P型基层板，具有一第一面与一第二面，其中该第一面与该第二面彼此相反；

(b)形成一N型外延层，设置于该P型基层板的该第一面上；

(c)部分蚀刻该N型外延层，以形成多个深层沟渠，贯穿该N型外延层；

(d)以一多晶硅材料填充该多个深层沟渠，以形成多个深层沟渠部，其中每一该深层沟渠部具有彼此相对的一第一端与一第二端，其中该第一端连接至该P型基层板；

(e)分别形成至少一P+型植入层以及至少一N+型植入层，嵌设于该N型外延层，且该至少一P+型植入层以及该至少一N+型植入层与该多个深层沟渠部彼此隔离设置；

(f)形成一介电质层，设置于该N型外延层上，且曝露该至少一P+型植入层、该至少一N+型植入层以及每一该多个深层沟渠部的该第二端；以及

(g)形成一第一金属层，设置于该介电质层上，且连接至该至少一P+型植入层、该至少一N+型植入层以及该多个深层沟渠部的该第二端，其中该多个深层沟渠部连接该第一金属层，且组配架构一硅控整流器。

10.如权利要求9所述的瞬态电压抑制二极管结构的制造方法，其中该多晶硅材料是一掺杂多晶硅材料，该多个深层沟渠部包括一掺杂多晶硅层。

11.如权利要求9所述的瞬态电压抑制二极管结构的制造方法，其中于该步骤(c)中，该多个深层沟渠是利用一干式蚀刻工艺所形成。