[发明专利]半导体结构的形成方法

说明书

一种半导体结构的形成方法，包括：提供半导体基底，在所述半导体基底上依次形成第一介质层和覆盖层；在所述第一介质层和所述覆盖层内形成若干分立的第一金属层，所述第一金属层顶部与所述覆盖层顶部表面齐平；在所述覆盖层和所述第一金属层表面形成第一材料层；在所述第一材料层表面形成第二介质层；刻蚀所述第二介质层直至暴露出所述第一材料层表面，形成通孔；对暴露出的所述第一材料层进行化学处理，形成第二材料层。本发明提供的形成方法可以提高形成的通孔的质量，从而提高半导体结构的性能。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体结构的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路密度越来越大，所含元件数量不断增加，使得晶片的表面无法提供足够的面积来制作所需的互连线(Interconnect)。为了配合元件缩小后所增加的互连线需求，利用通孔实现的两层以上的多层金属互连线的设计，成为超大规模集成电路技术所必须采用的方法。

随着半导体工艺节点的不断减小，半导体器件中的金属互连线越来越密集、互连线的关键尺寸(CD)也越来越小，为了扩大光刻的工艺窗口，在形成所述通孔时，可以采用自对准通孔(SAV)工艺。通孔的形成质量对半导体器件的性能影响很大，严重时会影响半导体器件的正常工作。

然而，目前形成通孔的工艺会对半导体结构的性能产生不利影响。

发明内容

本发明解决的技术问题是提供一种半导体结构的形成方法，提高形成的通孔的质量，从而提高半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供半导体基底，在所述半导体基底上依次形成第一介质层和覆盖层；在所述第一介质层和所述覆盖层内形成若干分立的第一金属层，所述第一金属层顶部与所述覆盖层顶部表面齐平；在所述覆盖层和所述第一金属层表面形成第一材料层；在所述第一材料层表面形成第二介质层；刻蚀所述第二介质层直至暴露出所述第一材料层表面，形成通孔；对暴露出的所述第一材料层进行化学处理，形成第二材料层。

可选的，所述化学处理包括氧化处理或还原处理。

可选的，当所述化学处理为氧化处理时，所述第一材料层为碳化硼，所述第二材料层为三氧化二硼。

可选的，当所述化学处理为还原处理时，所述第一材料层包括氮化铜或氮化铝。

可选的，在形成所述第二材料层之后，还包括：在所述通孔内填充满第二金属层，形成连接所述第一金属层的导电插塞。

可选的，在形成所述第二材料层之后，还包括：去除所述第二材料层；在所述通孔内填充满第二金属层，形成连接所述第一金属层的导电插塞。

可选的，采用湿法清洗去除所述第二材料层，所述湿法清洗的溶液包括去离子水或氢氟酸溶液。

可选的，在氧化处理之前，在所述通孔侧壁形成保护层。

可选的，在形成所述第一材料层之前，刻蚀部分厚度的所述第一金属层，使所述第一金属层顶部低于所述覆盖层的顶部表面。

可选的，刻蚀所述第二介质层的方法包括：在所述第二介质层表面形成硬掩膜层；图形化所述硬掩膜层，形成开口，所述开口暴露出所述第一材料层顶部的所述第二介质层；沿所述开口刻蚀所述第二介质层直至暴露出所述第一材料层表面。

可选的，所述硬掩膜层的材料包括氮化钛、氮化铝、氮化硼或氮化钽的其中一种或多种。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：