[发明专利]分布型环形振荡器网络版图填充硬件木马检测方法及电路

说明书

本发明属于集成电路检测技术领域，具体涉及一种分布型环形振荡器网络版图填充硬件木马检测方法及电路，包括：获取载体电路中的脆弱节点；在载体电路上添加初始检测电路得到添加初始检测电路的载体电路；设置工艺偏差波动范围，并建立具有工艺偏差波动的工艺库；填充环形振荡器网络得到第一安全芯片和第二安全芯片；向第二安全芯片内植入预设硬件木马得到待测芯片；进行动态仿真构建安全芯片路径延迟信息数据集和待测芯片路径延迟信息数据集；提取主要特征分量，并分别进行降维处理得到安全低维数据和待测低维数据；进行对比分析得到分析结果。具有提高芯片延迟信息精度、提高检测准确率、减小芯片面积消耗和实现了硬件木马定位的有益效果。

技术领域

本发明属于集成电路检测技术领域，具体涉及一种分布型环形振荡器网络版图填充硬件木马检测方法及电路。

背景技术

随着集成电路技术向亚微米级的发展，集成电路的复杂度和成本显著提高，只有少数公司有能力维护从设计到制造的整个供应链。为了降低成本，设计公司将一些芯片的制造过程转移给生产成本更低的第三方公司或制造厂，而这些第三方公司或制造厂并非完全可信。攻击者有可能在芯片中恶意插入以实现某种特定功能的电路，即硬件木马。硬件木马可能引起关键信息泄露、电路功能故障和芯片可靠性降低，甚至在特定的设计条件下破坏系统。

在集成电路的安全问题受到广泛关注，芯片自主可信成为迫切需求，硬件木马的检测理论与方法已经成为国内外集成电路领域的前沿和热点研究课题。目前，硬件木马检测方法有很多，主要有反剖芯片、旁路信息分析和木马激活。其中，基于侧信道信息的检测方法主要通过对比安全芯片与待测芯片的侧信道信息差异来判断待测芯片是否包含硬件木马。其优点是不需要破坏电路(失效分析)，也不需要完全激活木马电路(逻辑测试技术)，具有较好的检测效果、较高的检测率和较低的检测代价。

但是，目前使用芯片的延时信息作为指纹去判断待测芯片中是否存在硬件木马的基于侧信道信息的检测方法只能检测到对关键路径影响较大的硬件木马，而如果需要检测那些只改变非关键路径延时的硬件木马，需要做大量的测试用例；然而木马为了保持其隐蔽性，大多存在于非关键路径上面，从而降低其存在对延时和功耗的影响；同时对于大部分组合逻辑型的硬件木马不存在和时钟网络的连接，因此很难检测到组合逻辑型木马的存在。

此外，在集成电路制造过程中，当栅形成时，可以利用掩模板在不同位置使用不同工艺，导致实际器件的栅长、栅宽以及栅氧化层厚度等重要参数发生一定程度的漂移，器件的一些重要性能参数产生不可逆的偏差。由于工艺偏差的存在，在对比电路在插入硬件木马后的延时信息变化时，工艺偏差对插入硬件木马导致延时特征的变化有不同程度的掩盖作用，硬件木马对电路的影响甚至有可能淹没在工艺偏差之中，即无法彻底区分并显化工艺偏差和硬件木马对电路的影响。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种分布型环形振荡器网络版图填充硬件木马检测方法及电路。本发明要解决的技术问题通过以下技术方案实现：

分布型环形振荡器网络版图填充硬件木马检测方法及电路，包括：

获取载体电路中的若干脆弱节点；

在所述载体电路上添加初始检测电路得到添加初始检测电路的载体电路；

在所述添加初始检测电路的载体电路上设置工艺偏差波动范围，并建立具有工艺偏差波动的工艺库；

根据所述若干脆弱节点向所述添加初始检测电路的载体电路内填充环形振荡器网络得到添加检测电路的载体电路，并根据所述添加检测电路的载体电路得到第一安全芯片和第二安全芯片；

向所述第二安全芯片内植入预设硬件木马得到待测芯片；