[发明专利]具有隐藏的识别码的半导体堆叠结构

说明书

本发明公开一种具有隐藏的识别码的半导体堆叠结构，包含多层介电层设置在一基底上、以及多层电路结构设置在该多层介电层中，其中该多层电路结构在一特定的截面视角中呈现出可辨认的识别码。

技术领域

本发明涉及一种具有识别码的半导体结构，更具体言之，其涉及一种具有在特定截面视角下可认知识别的隐藏识别码的半导体堆叠结构。

背景技术

晶片代工厂常会授权或提供一些基本电路给客户做设计，而IC设计公司本身也会有属于自己专利的特殊电路，在两者这样的合作关系下可能会有同业间电路的侵权纠纷产生。这类侵权官司的诉讼过程中常要对系争电路作识别与辨认的动作。此时，如果电路中有刻意设置一些有利于自己的识别码，在识别过程中让这类识别码出现而引用方或对手又提不出对该些隐藏识别码的解释，则我方将可在诉讼过程取得相当的优势。

一般设计公司都会在半导体芯片中标示出识别码以证明其身份，这类识别码大多是设置在芯片的空旷区域或虚置区域，如晶片的切割道。再者，这类识别码绝大部分都是以顶视的角度来识别的，例如最明显的例子就是在蚀刻后检测(AEI)阶段可以使用光学机台直接找出刻印在晶片切割道表面的识别码。故此可知，一般IC电路中的识别码是可以非常容易地从其平面布局图中找出的，其对于设计方的保密以及侵权保护是十分不利的。

发明内容

针对前述现有的IC识别码标示方式对于设计方不利的问题，本发明特此提出了一种新颖的隐藏式半导体识别码结构，其特点在于要在特定的IC截面视角才能显现并识别出该识别码，故相较于传统设置在晶片表面的识别码来说，其需要知道在哪一特定角度进行切面的信息才有可能找出，隐蔽性大大增强。

本发明的面向之一在于提出一种具有隐藏的识别码的半导体堆叠结构，其包含一基底、多层介电层设置在该基底上、以及多层电路结构设置在该多层介电层中，其中该多层电路结构在一特定截面视角中呈现出可辨认的识别码。

本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。

附图说明

本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：

图1为本发明优选实施例一具有隐藏识别码的半导体堆叠结构的示意性截面图；

图2a与图2b分别为本发明实施例部分具有隐藏识别码的半导体堆叠结构的示意性顶视图与对应的截面图；

图3为本发明另一实施例一具有隐藏识别码的半导体堆叠结构的示意性截面图；

图4为本发明又一实施例一具有隐藏识别码的半导体堆叠结构的示意性截面图；

图5为一焊垫区域的示意性顶视图；以及

图6为一识别码加密前与加密后的示意图。

需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。

符号说明

100 半导体堆叠结构

101 基底

103,105,107,109 介电层

200 焊垫区域

201 焊垫

M1,M2,M3,M4 金属线路层