[发明专利]音频输入输出系统及方法

说明书

本发明公开了音频输入输出系统及方法，涉及音频处理技术领域。一种音频输入输出系统，包括存储器单元，音频编解码单元和处理器单元;存储器单元包括第一缓冲区，第二缓冲区和第三缓冲区；第一缓冲区通过第一DMA通道与I2S总线连接，第一缓冲区与第二缓冲区通过第二DMA通道连接，第二缓冲区与第三缓冲区通过音频编解码器连接；通过第一DMA通道启动第二DMA通道，第二DMA通道将第一缓冲区中的音频数据搬运到第二缓冲区，搬运完成后由第二DMA通道触发中断处置以通知处理器单元。本发明不仅缩短了CPU的处理时间，而且显著缩短了音频数据在缓冲区搬运的响应时间。

技术领域

本发明涉及音频处理技术领域。

背景技术

监控芯片的音频输入输出接口，用于和音频编码解码芯片链接，完成音频数据的输入输出，以实现录音回放功能。接收和放松数据均采用DMA操作，通过软件申请的循环缓冲区存储数据。操作系统上层软件及时取走数据进行解码或者及时拷入已经编码的数据，以完成录音，回放功能。

现有技术中的音频输入输出系统，通常可以包括DDR（DDR SDRAM 的缩写，双倍速率同步动态随机存储器）单元，音频编解码单元和ARM（Advanced RISC Machines）处理器单元。录音系统的数据传输过程参见图1所示：首先，录音数据流经过音频输入接口（Audioinput port）输入，通过AD转换后传输到I2S (Inter—IC Sound，集成电路内置音频)总线，然后经DMA(直接存储器存取，direct memory access)部件搬运到DDR单元的缓冲区0（Buffer0）中。DDR单元包括有3个缓冲区——缓冲区0（Buffer0），缓冲区1（Buffer1）和缓冲区2（Buffer2）。在录音场景下，所述缓冲区0为循环缓冲区，用于存放多路音频输入情况下的混合音频数据。缓冲区0（Buffer0）与缓冲区1（Buffer1）通过CPU（central processingunit，中央处理器）连接，缓冲区1用于存放经过CPU搬运后、按通道（channel）分离的音频数据；所述缓冲区2用于存放经音频编解码器编码后的数据，该数据被传输至ARM处理器中给上层软件使用。

回放系统的数据传输过程参见图2所示：与录音系统的数据流传输相反，音频回放过程如下：首先，从ARM处理器中的上层软件中获取需要回放的音频数据，通过缓冲区2存放待解码的音频数据。然后，音频数据经过音频编解码器编码解码后存放到缓冲区1，即通过缓冲区1存放准备回放的音频数据。随后，经过CPU搬运后，缓冲区1的音频数据传输到缓冲区0。缓冲区0为循环缓冲区，存放音频数据，并交由DMA搬运回放：音频数据经DMA搬运至I2S总线，经AD转换后通过音频输出接口（Audio output port）输出，进行播放。

在利用音频输入输出系统进行音频录音和回放时，存在如下缺陷：对于多路音频数据输入的场景，CPU 需要把存入循环缓冲区（缓冲区0）中的多路数据进行拆分搬运，搬运完成后需要通过中断处置（Interrupt handling）来通知上层软件；并且，对于每路数据，DMA搬运完成后，也都需要通过中断处置来通知上层软件。上述操作增加了大量的CPU 处理时间，使得在系统或DMA负载比较大的情况下增加了丢数据情形出现的概率，造成录音数据的不完整或回放数据的不连续（断断续续）。

发明内容

本发明的目的在于：克服现有技术的不足，提供了一种音频输入输出系统及方法。本发明的音频输入输出系统，设置有两个DMA通道，由一个DMA通道启动另一个DMA通道，使用DMA进行通知和搬运数据，而无需通过CPU进行通知和搬运数据，不仅缩短了CPU的处理时间，而且显著缩短了音频数据在缓冲区搬运的响应时间，实现两次数据搬运的无缝连接。

为实现上述目标，本发明提供了如下技术方案：

一种音频输入输出系统，包括存储器单元，音频编解码单元和处理器单元；