[发明专利]一种应用于高速模数转换器的栅压自举开关设计

说明书

栅压自举开关作为高速模数转换器的最前端，是采样保持电路中至关重要的一个部分，负责对输入的模拟信号进行采样和保持。采样开关的性能决定着整个模数转换器所能达到的最高的分辨率和采样速率。传统的栅压自举开关由于结构的原因，其线性度和采样率上都不足以应用于高速ADC的应用当中。本发明提出了一种应用于高速模数转换器的栅压自举开关，该自举开关在采样时设计有两个并行的路径，使得在采样开始时栅压能够更快的被拉升到预想的高电位，环路的导通电阻变小，使输出能够在更短的时间内开始跟随输入信号，并且由于结构的优化，该开关的寄生电容也得到相应的减小。这种设计使得该栅压自举开关能够实现更高的采样率和更好的线性度，从而非常适用在高速的模数转换器当中。

技术领域

本发明提出一种栅压自举开关(Bootstrap Switch)，属于模拟集成电路技术领域，由于其采样速度快，线性度高的特性，适合当作高速模拟到数字转换器(Analog toDigital Converter,ADC)中采样保持电路的采样开关使用。

背景技术

模数转换器(以下简称ADC)作为连接模拟世界与数字信号处理的桥梁，其作用是将外界连续变化的模拟量转化成容易进行数字信号处理的数字信号，其中高速ADC由于其应用领域的广泛，如数字测量、软件无线电和雷达等，得到了飞速的发展。作为高速ADC 的最前端，采样保持电路又起到了至关重要的作用，它所能实现的精度和采样率决定了整个ADC可以达到的最高分辨率和最快的转换速率，因此采样保持电路的设计显得更加的关键。

采样保持电路的功能是周期性的对输入信号进行采样和保持，采样周期和保持周期一般情况下各占时钟周期的一半，即占空比为0.5。采样保持电路处于采样周期时，采样电容存储输入信号，而在输出则跟随输入变化而变化；当其处在保持周期时，采样电容与输入信号之间断开，输出保持为采样周期结束时刻输入信号的值，并且一直保持到下一次的采样周期到来为止。

采样保持电路中的采样开关性能又是决定着整个电路性能的关键模块，所以设计一个采样速度快、线性度高的开关显得至关重要。采样开关通常有三种：单个MOS管，可以为NMOS管或者PMOS管；互补开关，由NMOS管和PMOS管并联而成；自举开关，由电路构成。三种开关各有其优缺点，单管开关主要优势为结构简单，但是线性度低且导通电阻随输入电压变化明显；互补开关的结构也比较简单，导通电阻也比单管开关更小，可以胜任常规应用；自举开关的导通电阻小，线性度最高，且输入范围大，不过由于结构相比于前两种复杂，功耗也更高，在对于精度和线性度要求较高的场合时是最优的选择。

栅压自举开关的基本概念的示意图如图1所示。开关工作在两个不交叠的时钟信号 CLK和CLKB下。在开关处于断开的状态(CLK为低，CLKB为高)时，SW1、SW2和 SW4闭合，电源电压对电容C1进行充电至电源电压Vdd，SW3和SW5断开，G点电压被拉到地，此时也被称为保持状态；在处于采样状态时，也即开关闭合(CLK为高，CLKB为低)时，SW1、SW2和SW4断开，SW3和SW5闭合，形成一个环路，此时电容C1的上级板接到采样管的栅极，下极板接到采样管的源级，并且输入信号也接到采样管的源级，导致了采样管的栅极电压能被拉到Vdd+Vin，使得栅源电压Vgs等于Vdd，从而开关的导通电阻不随输入信号的变化而变化，稳定于一个固定值，从而减小了谐波失真，提高了采样开关的线性度。传统的栅压自举开关的结构图如图2所示，在采样阶段，当CLKB为低时，M7开启，拉低了M9管的栅极，使M9导通从而M10和Ms栅极电压被拉高而导通，最终进入跟随状态VG点电压被拉到接近于Vdd+Vin。在保持阶段，CLKB为高，M1和M2导通给电容 Cb进行充电，且M13导通让VG点电压被拉到低，让采样管Ms断开，输出不再跟随输入变化。传统结构的主要缺点在于G点的寄生电容和导通电阻较大，导致了采样开关的带宽降低，使得采样速率不足以应对相对较高采样率的ADC当中。

发明内容