[发明专利]用于在存储器系统中编码和解码数据的方法和装置

权利要求书

1.一种解码电路，包括：

Bose-Chaudhuri-Hocquenghem BCH解码器，包括：

校正子级，用于基于BCH编码字来生成校正子；

Berlekamp-Massey(BM)级，对所述校正子执行Berlekamp-Massey算法，以生成错误位置多项式ELP系数；

Chien级，使用快速傅立叶变换FFT对所述ELP系数执行Chien搜索，以生成错误位和迭代信息；以及

帧修复器级，被配置为基于所述迭代信息将所述错误位重新排序为按顺序的，

其中，所述BCH解码器使用重新排序的错误位解码所述BCH编码字。

2.如权利要求1所述的解码电路，其中，所述Chien级包括：

第一FFT级，对所述ELP系数迭代地执行第一FFT运算，以生成第一结果；

第二FFT级，对所述第一结果迭代地执行第二FFT运算，以生成第二结果；以及

逻辑电路，被配置为从所述第二结果生成所述错误位。

3.如权利要求2所述的解码电路，其中，所述Chien级还包括：

计数器，针对所述第一FFT级的每次迭代而递增，其中，所述迭代信息是从所述计数器的输出生成的。

4.如权利要求1所述的解码电路，还包括：

硬判决缓冲器；

软判决缓冲器；以及

输入控制电路，被配置为将硬判决位存储在所述硬判决缓冲器中并将软判决位存储在所述软判决缓冲器中，

其中，所述BCH编码字被存储在所述硬判决位内，用于输出到所述BCH解码器。

5.如权利要求4所述的解码电路，其中，所述解码电路附加地使用所述软判决位来解码所述BCH编码字。

6.如权利要求4所述的解码电路，还包括存储delta校正子的delta校正子存储器，并且所述BCH解码器附加地使用所存储的delta校正子来解码所述BCH编码字。

7.如权利要求6所述的解码电路，还包括delta校正子计算器，其中由所述BCH解码器成功解码所述BCH编码字的结果被输出到所述delta校正子计算器，用于计算所述delta校正子。

8.如权利要求6所述的解码电路，还包括Reed-Solomon解码器，用以校正存储在所述delta校正子存储器中的所述delta校正子中的至少一个。

9.如权利要求4所述的解码电路，其中，所述BCH解码器从所述软判决缓冲器读取所述软判决位，并且对于所述软判决位的具有低可靠性的位，所述BCH解码器以某一概率翻转所述硬判决位的对应位。

10.如权利要求9所述的解码电路，还包括生成伪随机数的伪随机数发生器，并且所述概率基于所述伪随机数。

11.如权利要求1所述的解码电路，还包括输出缓冲器，被配置为存储由所述BCH解码器以预定速率输出的第一数量的数据。

12.如权利要求11所述的解码电路，其中，所述输出缓冲器包括：

偶数存储器，包括被配置为各自存储所述第一数量的三倍的多个行；以及

奇数存储器，包括被配置为各自存储所述第一数量的三倍的多个行，

其中，所述BCH解码器继续向所述偶数存储器输出数据，直到所述偶数存储器满为止，然后开始向所述奇数存储器输出数据。

13.如权利要求12所述的解码电路，其中，所述输出缓冲器还包括：

多个2至1第一复用器，其中每个第一复用器接收所述偶数存储器的一位和所述奇数存储器的一位，以输出所述第一数量的三倍；以及

第一FIFO，被配置为接收所述多个2至1第一复用器的输出。