[发明专利]4H-SiC沟槽绝缘栅双极型晶体管

说明书

本发明公开了4H‑SiC沟槽绝缘栅双极型晶体管,包括P+欧姆接触区、N+发射区、P型沟道区、载流子存储层、N‑电压阻挡层、N+缓冲层、P+集电区、P型多晶硅区、沟槽型栅极；本发明相对于传统结构，主要提出了在器件集电极一侧引入了沟槽型的p‑poly/p‑SiC异质结。由于异质结做成了沟槽形状，所以器件在正常导通时可以提升空穴注入效率，使得器件的通态压降降低；同时新结构由于异质结的引入，其在关断的过程中为电压阻挡层中载流子的泄放提供了低阻通道，可以加速电子的抽取，进一步降低了关断损耗。

技术领域

本发明涉及绝缘栅双极型晶体管器件，尤其是击穿电压大于15kV的高压4H-SiC沟槽绝缘栅双极型晶体管。

背景技术

硅(Si)基功率金属氧化物半导体场效应晶体管(MOSFET)和绝缘栅双极晶体管(IGBT)器件是当今使用最为广泛的功率电子器件。MOSFET经常适用于高开关频率的应用中，但是由于它是基于单极原理导电的器件，所以它的导通电阻比较大，因此在实际应用中通常限制在千伏击穿电压的环境中。而IGBT器件则同时拥有MOS栅极电压控制和BJT双极性导电的工作原理，使得它在击穿电压600V到几千伏较大电压范围内均具有吸引力。作为第三代宽禁带半导体的代表材料，SiC以其优秀的材料特性是最有希望替代Si材料而制作电子器件的，比如：其高于Si材料大约10倍的击穿电场、更高的导热率以及更低的固有载流子浓度等。这些卓越的性能使得碳化硅器件能够在高温、高压、高开关频率下工作，进一步满足现代电力电子系统严苛的使用需求。

同时，尽管由于电导调制效应的存在可以降低器件的通态压降，但是这就会使得通态时电压阻挡层中存储了大量的少数载流子，器件关断过程中少数载流子的泄放需要一定的时间，从而就会引发较大并且持续时间较长的拖尾电流，最终形成较大的关断损耗。如何改善SiC IGBTs器件的导通压降与关断损耗之间的折衷关系，一直是业界的研究方向之一。

发明内容

本发明针对现有SiC IGBTs技术中存在的不足，提出了一种新型的器件结构，该结构在背面的集电极一侧引入了沟槽型的p-poly/p-SiC异质结，在器件关断时为电子的泄放提供了额外的低阻通路，从而大大加快了电子的泄放速度，从而降低了关断损耗；同时沟槽型的异质结集电极也等效的增加了器件集电区的面积，在正向导通时也可以有助于空穴注入到电压阻挡层，从而使得电压阻挡层中发生更加强烈的电导调制效应，通态压降得以降低。背部沟槽型异质结集电极的存在使得器件的关断损耗较低，改善了器件的导通压降与关断损耗。

实现本发明目的技术方案：

本发明提供4H-SiC沟槽绝缘栅双极型晶体管，包括一个轻掺杂的N-型电压阻挡层，在N-型电压阻挡层上依次形成N型电流存储层、P型沟道区、P+欧姆接触区、N+发射区；由栅氧介质层和多晶硅电极构成的沟槽栅极结构以及位于沟槽下面的P+电场屏蔽层，P+电场屏蔽层通过金属电极与发射极电极相连接，所述发射极电极位于P+欧姆接触区和N+发射区上面；所述4H-SiC沟槽绝缘栅双极型晶体管还包括位于N-型电压阻挡层下面的依次为N型缓冲层、P+集电区、多晶硅区；集电极电极位于器件的背面，与沟槽异质结集电区中的P+集电区、多晶硅区相连接；所述的多个不相邻沟槽异质结集电区中的多晶硅区深入到了N-型电压阻挡层中，并与P+集电区形成p-poly/p-SiC异质结，所述的多晶硅区的深度为几微米至几十微米之间，宽度为零点几微米至几微米之间；掺杂浓度在10¹⁵～10¹⁷数量级之间；所述的沟槽异质结区P+集电区的掺杂浓度在10¹⁷～10¹⁹数量级之间，厚度在零点几微米至几微米之间。

作为优选，所述的N-型电压阻挡层的掺杂浓度为10¹⁴数量级，厚度至少为100μm以上。

作为优选，所述的N型缓冲层的掺杂浓度要比N-型电压阻挡层的掺杂浓度高，为10¹⁶～10¹⁷数量级，厚度为几微米至几十微米之间。