[发明专利]一次性可编程存储电路以及包括其的半导体装置

说明书

在本公开的一个实施例中，一种OTP存储电路可以包括：熔丝阵列，被配置为输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；以及熔丝地址生成电路，被配置为生成熔丝地址用以在熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组。

相关申请的交叉引用

本申请要求2019年4月15日向韩国知识产权局提交的编号为10-2019-0043910的韩国申请的优先权，通过引用其全面阐述了的整体来合并于此。

技术领域

本公开的各种示例性实施例涉及一种半导体电路，更具体地，涉及一种一次性可编程(OTP)存储电路以及包括该一次性可编程存储电路的半导体装置。

背景技术

半导体装置可以包括诸如动态随机存取存储器(DRAM)的易失性存储器和/或诸如NAND闪存的非易失性存储器。

半导体装置可以通过测试来检测在其中出现缺陷的存储单元(以下称为缺陷单元)。

半导体电路可以确定外部提供的地址是否是用于访问缺陷单元的地址(以下称为缺陷地址)。当外部提供的地址是缺陷地址时，半导体电路可以访问冗余存储单元(以下称为冗余单元)而不是缺陷单元。该操作称为修复操作。

缺陷地址可以记录在一次性可编程(OTP)存储电路中。

使用电熔丝(e-熔丝)的OTP存储电路被使用使得在半导体装置的封装之后以及在半导体装置的封装之前执行修复操作变为可能。

基于现有技术，当检测到缺陷地址时，通过对OTP存储电路的所有区域的扫描来检测可用的(即，未编程的)熔丝(以下称为可用熔丝)。缺陷地址被编程到检测到的可用熔丝中。

因此，扫描可用熔丝所需的时间增加，以及半导体装置的测试时间增加，这是有问题的。

发明内容

在本公开的一个实施例中，一种OTP存储电路可以包括：熔丝阵列，被配置为输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；以及熔丝地址生成电路，被配置为生成熔丝地址用以在熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组。

在本公开的一个实施例中，一种OTP存储电路可以包括：熔丝阵列，被配置为输出多个熔丝组中的与熔丝地址相对应的熔丝组的熔丝数据；熔丝地址生成电路，被配置为生成熔丝地址用以在熔丝阵列的多个区域之中的与缺陷地址相对应的特定区域之内搜索可用熔丝组；数据控制电路，被配置为基于所述熔丝数据与所述缺陷地址比较的结果来将被校正的熔丝数据输出为熔丝数据的初始值。

在本公开的一个实施例中，一种半导体装置可以包括：存储单元阵列，包括多个单元存储块，其中，锁存器阵列被包括在多个单元存储块中；以及具有多个熔丝组的一次性可编程(OTP)存储器电路，其中，OTP存储器电路被配置为在硬封装后修复(HPPR)操作下将外部输入的缺陷地址编程到多个熔丝组中；以及被配置为：在软封装后修复(SPPR)操作下，基于缺陷地址是否已经编程到多个熔丝组中的判断结果，将缺陷地址或初始值输出给锁存器阵列。

在本公开的一个实施例中，熔丝地址生成电路可以包括：计数器，被配置为基于时钟信号来生成计数信号；区间信号生成电路，被配置为基于计数信号和测试模式信号来生成区间信号；地址控制电路，被配置为基于测试模式信号、缺陷地址和计数信号之中的一种来生成熔丝地址，其中，熔丝地址与多个外部区域之中的被进行搜索以找到可用熔丝组的外部区域相对应。

附图说明

结合附图描述特征、方面和实施例，在附图中:

图1是示出根据本公开的实施例的半导体装置的配置的示例表示的图；

图2是示出根据本公开的实施例的半导体装置的OTP存储电路的配置的示例表示的图；