[发明专利]RRAM单元的制造方法及RRAM单元有效
申请号: | 202010018189.2 | 申请日: | 2020-01-08 |
公开(公告)号: | CN113097382B | 公开(公告)日: | 2023-04-18 |
发明(设计)人: | 尹晓明;马强 | 申请(专利权)人: | 芯恩(青岛)集成电路有限公司 |
主分类号: | H10B63/00 | 分类号: | H10B63/00 |
代理公司: | 北京汉之知识产权代理事务所(普通合伙) 11479 | 代理人: | 陈敏 |
地址: | 266555 山东省青岛市黄岛区*** | 国省代码: | 山东;37 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | rram 单元 制造 方法 | ||
本发明公开一种RRAM单元的制造方法及RRAM单元,包括步骤:在半导体衬底上,形成BE电介质层;在BE电介质层上形成BE孔,BE孔与所述半导体衬底接触;在BE孔中形成BE;在BE所属层的上方形成开关层;在开关层上方形成TE层;将所述TE层制作成目标尺寸,得到TE岛;将开关层制作成目标尺寸;在TE岛及所述BE电介质层上形成低K电介质层;在低K电介质层上形成沟槽,沟槽深入至所述TE岛中且所述沟槽的尺寸小于TE的尺寸;在沟槽内形成铜线;得到RRAM单元。RRAM单元由所述方法制得,或RRAM单元包括:BE,开关层,TE及铜线;BE上依次设有开关层、TE及导线;所述TE的尺寸大于所述BE,所述TE具有凹陷部,所述导线位于所述TE的凹陷部上。
技术领域
本发明涉及半导体器件领域,尤其涉及一种RRAM单元的制造方法及RRAM单元。
背景技术
RRAM(Resistive random access memory,阻变式存储器)是新兴的存储器之一,与传统的NVM(Non-volatile Memory,非易失存储器)相比具有许多优势。RRAM单元的结构可以简单抽象的理解为带有底部电极BE,开关层和顶部电极TE的MIM(metal-insulator-metal)结构。然而,在RRAM单元的BEOL(Back End of Line,后道工序)集成过程之中,始终面临铜扩散的挑战。而铜扩散可能会导致很高的泄漏电流和介质层击穿,从而使得整个制造方案更加复杂。
此外,现有的工艺工序中存在以下问题:
1、需要特殊处理以控制BE与TE的侧壁泄露;
2、需要单独的通孔工艺以使得两个金属层之间实现镶嵌连接;
3、在顶部电极TE上控制沟槽深度的容错较小;
4、TE材料(铱)在逻辑器件中工艺难度系数大。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的至少在于提供一种RRAM单元的制造方法及RRAM单元,旨在解决泄露电流不稳定的问题。
为实现上述目的及其他相关目的,本发明的一个实施方式提供一种RRAM单元的制造方法,包括步骤:
在半导体衬底上,形成底部电极电介质层;
在所述底部电极电介质层上形成底部电极孔,所述底部电极孔与所述半导体衬底接触;
在所述底部电极孔中形成底部电极;
在底部电极所属层的上方形成开关层;
在所述开关层上方形成顶部电极层;
将所述顶部电极层制作成目标尺寸,得到顶部电极岛;
将所述开关层制作成目标尺寸;
在所述顶部电极岛及所述底部电极电介质层上形成低K电介质层;
在所述的低K电介质层上形成沟槽,所述沟槽深入至所述顶部电极岛中且所述沟槽的尺寸小于所述顶部电极的尺寸;
在所述沟槽内形成铜线;
得到所述RRAM单元。
可选地,在所述底部电极电介质层上形成底部电极孔的步骤,包括:
在所述底部电极电介质层上进行光刻、刻蚀,形成底部电极孔。
可选地,在所述底部电极孔中形成底部电极的步骤,包括:
在底部电极电介质层上沉淀第一金属层;
对所述第一金属层进行抛光以使得所述第一金属层上表面与所述电介质层的上表面平齐。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯恩(青岛)集成电路有限公司,未经芯恩(青岛)集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010018189.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:煤制α-烯烃合成聚烯烃的方法及产品
- 下一篇:复合刀具及加工机床