[发明专利]集成电感在审
| 申请号: | 202010015031.X | 申请日: | 2020-01-07 |
| 公开(公告)号: | CN113161482A | 公开(公告)日: | 2021-07-23 |
| 发明(设计)人: | 罗正玮;张介斌;黄凯易;叶达勳 | 申请(专利权)人: | 瑞昱半导体股份有限公司 |
| 主分类号: | H01L49/02 | 分类号: | H01L49/02 |
| 代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 张丹 |
| 地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 集成 电感 | ||
本公开涉及集成电感。一种集成电感包含第一绕组及第二绕组,且具有第一端点、第二端点及一节点。第一绕组以该第一端点及该节点为两端点,且包含第一线圈及第二线圈,该第一线圈及该第二线圈不重叠。第二绕组以该第二端点及该节点为两端点,且包含第三线圈及第四线圈,该第三线圈及该第四线圈不重叠。该第一线圈与该第三线圈具有重叠的范围,且该第二线圈与该第四线圈具有重叠的范围。该第一线圈被该第三线圈包围,且该第四线圈被该第二线圈包围。
技术领域
本发明是关于集成电感,尤其是关于具有高对称性的集成电感。
背景技术
电感为变压器的主要元件,且电感及变压器为射频集成电路中用来实现单端(single-ended)至差动(differential)讯号转换、讯号耦合、阻抗匹配等功能的重要元件。随着集成电路往系统单晶片(System on Chip,SoC)发展,集成电感(integratedinductor)已逐渐取代传统的分离式元件,而被广泛地使用在射频集成电路中。集成电感的布局大大地影响集成电感的特性(例如电感值及质量因子(quality factor,Q)等等),因此设计一个高对称性的集成电感成为一个重要的课题。
发明内容
鉴于先前技术的不足,本发明的一目的在于提供一种集成电感。
本发明揭露一种集成电感。集成电感包含第一绕组及第二绕组,且具有第一端点、第二端点及一节点。第一绕组以该第一端点及该节点为两端点,且包含第一线圈及第二线圈,该第一线圈及该第二线圈不重叠。第二绕组以该第二端点及该节点为两端点,且包含第三线圈及第四线圈,该第三线圈及该第四线圈不重叠。该第一线圈与该第三线圈具有重叠的范围,且该第二线圈与该第四线圈具有重叠的范围。该集成电感实质上对称于对称轴,该对称轴不与该第一线圈、该第二线圈、该第三线圈及该第四线圈重叠,且该第一端点及该第二端点位于该对称轴的不同侧。
本发明另揭露一种集成电感。集成电感包含第一绕组及第二绕组,且具有第一端点、第二端点及一节点。第一绕组以该第一端点及该节点为两端点,且包含第一线圈及第二线圈,该第一线圈及该第二线圈不重叠。第二绕组以该第二端点及该节点为两端点,且包含第三线圈及第四线圈,该第三线圈及该第四线圈不重叠。该第一线圈与该第三线圈具有重叠的范围,且该第二线圈与该第四线圈具有重叠的范围。该第一线圈被该第三线圈包围,且该第四线圈被该第二线圈包围。
相较于传统技术,本发明的集成电感具有极佳的对称性,因此具有更好的组件特性及表现。
有关本发明的特征、实作与功效,兹配合图式作实施例详细说明如下。
附图说明
图1A-1C为本发明一实施例的集成电感的结构;
图2A-2B为图1的集成电感的两个绕组;
图3为本发明一实施例的集成电感的结构;
图4为本发明另一实施例的集成电感的结构;
图5为本发明集成电感的两个子电感的电感值与频率的关系;
图6A-6C为本发明另一实施例的集成电感的结构;以及
图7A-7C为本发明另一实施例的集成电感的结构。
具体实施方式
以下说明内容的技术用语系参照本技术领域的习惯用语,如本说明书对部分用语有加以说明或定义,该部分用语的解释系以本说明书的说明或定义为准。
本发明的揭露内容包含集成电感。由于本发明的集成电感所包含的部分元件单独而言可能为已知元件,因此在不影响该装置发明的充分揭露及可实施性的前提下,以下说明对于已知元件的细节将予以节略。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司,未经瑞昱半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010015031.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:稠油油藏多元介质复合吞吐开发方法
- 下一篇:一种确定起点道路的方法和装置





