[发明专利]一种用于大数乘法的数论变换电路

说明书

本发明公开了一种用于大数乘法的数论变换电路，包括主控单元，接收变换前数据并存储入主存，向地址生成单元发送数论变换开始信号；主存，存储数论变换前\中\后的数据；基16运算单元，实现16点的数论变换并存入第一随机存储器；地址生成单元，生成取数地址，将取数地址作为存储地址发送给转置及旋转因子相乘单元，生成旋转因子只读存储器地址发送给旋转因子只读存储器；转置及旋转因子相乘单元，读取第一随机存储器中矩阵，完成矩阵的转置，以及矩阵和旋转因子的点乘并根据存储地址将结果存入主存；旋转因子只读存储器读取旋转因子发送给转置及旋转因子相乘单元。本发明实现786432bits数字乘法的数论变换，提高运算利用率，节省电路逻辑及存储资源。

技术领域

本发明涉及一种用于乘法的电路结构，特别是涉及一种用于大数乘法的数论变换电路。

背景技术

在信息安全日益重要的今天，现代加密手段层出不穷，已有科学家研究超过100kbit(超过10⁶³⁵⁶)的加密手段。在加密算法中，常用的运算有加法、减法、乘法、平方、取模等。其中乘法和平方运算数量占到了整个运算的53％-62％。因此，大数乘法的硬件加速是当前加密领域的一个需要攻克的难题。

大数乘法除了传统的长乘法，Karatsuba算法、Toom-Cook算法和-Strassen算法。传统的长乘法算法复杂度为O(n²)，Karatsuba算法的算法复杂度为O(n^1.58)，Toom-Cook算法的算法复杂度为O(n^1.46)，–Strassen算法的算法复杂度为O(n·logn·log logn)。以上算法的复杂度依次减低，实现复杂度依次增加。–Strassen算法的核心是将两数数论变换后相加，再将合做逆数论变换，通过数论变换，把大数乘法转换为大数加法。

数论变换是传统的数字傅里叶变换(DFT)在有限域上的一般化。数论变换用旋转因子(mod p)来等价DFT运算中的其中W是模素数p的原根，由于p是素数，根据狄利克雷定理，其原根W一定存在。N点数论变换的计算式为

其中，0≤k≤N-1,W_N是第N个单位根。

现有技术中采用数论变换的电路结构有公开号为CN103870438A的中国专利“一种利用数论变换计算循环卷积的电路结构”，该专利方案利用数论变换计算循环卷积。其处理的输入数据为8bits，通过蝶形运算单元得到65bits数据，使用了费马数F＝2³²+1取模后，输出数据为32bit。该结构能够承载的数据宽度有限。

另外还有《电子与信息学报》2019年的文章《大整数乘法器FPGA设计与实现》。该论文描述了一种基于–Strassen算法的大整数乘法器硬件架构。论文将65536点的数论变换，分解成64点与1024点的形式，1024点数论变换使用2级基-32运算单元串行构建的结构。该结构同时使用了64点和32点运算单元，运算利用率较低。

发明内容

针对上述现有技术的缺陷，本发明的目的是提供一种用于大数乘法的数论变换电路，实现786432bits数字乘法的数论变换，提高运算利用率，节省电路逻辑及存储资源。

本发明的技术方案是这样的：一种用于大数乘法的数论变换电路，包括：

主控单元，接收变换前数据并存储入主存，向地址生成单元发送数论变换开始信号；

主存，存储数论变换前的数据或者变换中的中间数据或者变换后的结果数据；

基16运算单元，根据地址生成单元发送的取数地址从所述主存中取数，实现16点的数论变换并存入第一随机存储器；

地址生成单元，接收数论变换开始信号生成取数地址发送给所述基16运算单元，将所述取数地址作为存储地址发送给转置及旋转因子相乘单元，生成旋转因子只读存储器地址发送给旋转因子只读存储器；